基于vhdl的數(shù)字鬧鐘的設(shè)計(jì)。可實(shí)現(xiàn)計(jì)時(shí)、鬧鐘、調(diào)節(jié)時(shí)間功能。可以在FPGA上實(shí)現(xiàn)。 - 免費(fèi)下載

VHDL/FPGA/Verilog資源 文件大小：3 K

?? 資源詳細(xì)信息

文件格式
RAR
所屬分類
上傳用戶
上傳時(shí)間
文件大小
3 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示：本資源由用戶 albert333 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請聯(lián)系我們刪除。

資源簡介

基于vhdl的數(shù)字鬧鐘的設(shè)計(jì)。可實(shí)現(xiàn)計(jì)時(shí)、鬧鐘、調(diào)節(jié)時(shí)間功能。可以在FPGA上實(shí)現(xiàn)。

源碼文件列表

?? 共 1 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼

??
溫馨提示：點(diǎn)擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時(shí)內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c(diǎn)續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費(fèi)領(lǐng)取
  • 邀請好友注冊獎(jiǎng)勵(lì)
  • 查看詳情 →

相關(guān)標(biāo)簽

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源：

相關(guān)資源推薦