相 關(guān) 資 源

• Verilog notes - Part 2 from IIT M免費(fèi)下載

  資源簡(jiǎn)介：Verilog notes - Part 2 from IIT M

  標(biāo)簽： Verilog notes Part from

  上傳時(shí)間： 2014-09-08

  上傳用戶：czl10052678

• Verilog notes - Part 1 from IIT M免費(fèi)下載

  資源簡(jiǎn)介：Verilog notes - Part 1 from IIT M

  標(biāo)簽： Verilog notes Part from

  上傳時(shí)間： 2014-01-06

  上傳用戶：zhangzhenyu

• Verilog notes - Part 3 from IIT M免費(fèi)下載

  資源簡(jiǎn)介：Verilog notes - Part 3 from IIT M

  標(biāo)簽： Verilog notes Part from

  上傳時(shí)間： 2013-12-22

  上傳用戶：a6697238

• Verilog notes - Part 4 from IIT M免費(fèi)下載

  資源簡(jiǎn)介：Verilog notes - Part 4 from IIT M

  標(biāo)簽： Verilog notes Part from

  上傳時(shí)間： 2017-05-06

  上傳用戶：wyc199288

• Verilog notes - Part 33 from IIT M免費(fèi)下載

  資源簡(jiǎn)介：Verilog notes - Part 33 from IIT M

  標(biāo)簽： Verilog notes Part from

  上傳時(shí)間： 2013-12-23

  上傳用戶：zm7516678

• en71 Part 2電子玩具安全免費(fèi)下載

  資源簡(jiǎn)介：en71 Part 2電子玩具安全

  標(biāo)簽： Part en 71 電子玩具

  上傳時(shí)間： 2013-06-22

  上傳用戶：eeworm

• BS 1363 Part 2免費(fèi)下載

  資源簡(jiǎn)介：BS 1363 Part 2

  標(biāo)簽： 1363 Part BS

  上傳時(shí)間： 2013-05-16

  上傳用戶：eeworm

• prolog 找路例子程序： === === === === === === Part 1-Adding connections Part 2-Simple Path example免費(fèi)下載

  資源簡(jiǎn)介：prolog 找路例子程序： === === === === === === Part 1-Adding connections Part 2-Simple Path example | ?- path1(a,b,P,T). will produce the response: T = 15 P = [a,b] ? Part 3 - Non-repeating path As an example, the que...

  標(biāo)簽： Part connections example prolog

  上傳時(shí)間： 2015-04-24

  上傳用戶：ljt101007

• convert.asm: 1.from ASCII resp. BCD to binary 2.from binary to ASCII resp. BCD 3.from binary to H免費(fèi)下載

  資源簡(jiǎn)介：convert.asm: 1.from ASCII resp. BCD to binary 2.from binary to ASCII resp. BCD 3.from binary to Hex-ASCII Bin_Bcd.c: uchar BcdToBin(uchar val) uchar BinToBcd(uchar val)

  標(biāo)簽： binary from ASCII resp

  上傳時(shí)間： 2015-04-29

  上傳用戶：lijinchuan

• 這些是Verilog編程實(shí)例2,僅供參考免費(fèi)下載

  資源簡(jiǎn)介：這些是Verilog編程實(shí)例2,僅供參考

  標(biāo)簽： Verilog 編程實(shí)例

  上傳時(shí)間： 2015-05-04

  上傳用戶：songnanhua

• Xilinx ISE 官方源代碼盤(pán)第七章 Part 2免費(fèi)下載

  資源簡(jiǎn)介：Xilinx ISE 官方源代碼盤(pán)第七章 Part 2

  標(biāo)簽： Xilinx Part ISE 源代碼

  上傳時(shí)間： 2015-05-17

  上傳用戶：Breathe0125

• GA/SVM 程序包含三個(gè)文件： 1。MainGA12.m 2。selectGA12.m 3。svmc12.m MainGA12.m是主文件免費(fèi)下載

  資源簡(jiǎn)介：GA/SVM 程序包含三個(gè)文件： 1。MainGA12.m 2。selectGA12.m 3。svmc12.m MainGA12.m是主文件，其余兩個(gè)是被調(diào)用文件。 MainGA12.m里主要設(shè)置有關(guān)參數(shù)。 ＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ MainGA12.m文件有關(guān)設(shè)置的說(shuō)明： 12行： host= \g...

  標(biāo)簽： MainGA 12 selectGA svmc

  上傳時(shí)間： 2015-08-26

  上傳用戶：洛木卓

• 具體功能:This is the Part-2 of the whole project. This package is used to create PKI免費(fèi)下載

  資源簡(jiǎn)介：具體功能:This is the Part-2 of the whole project. This package is used to create PKI

  標(biāo)簽： This the package project

  上傳時(shí)間： 2015-08-27

  上傳用戶：腳趾頭

• Introduction Some times it is required that we build a shared library (DLL) from an m-file. M-files免費(fèi)下載

  資源簡(jiǎn)介：Introduction Some times it is required that we build a shared library (DLL) from an m-file. M-files are functions that are written in Matlab editor and can be used from Matlab command prompt. In m-files, we employ Matlab built-in functions...

  標(biāo)簽： Introduction required M-files library

  上傳時(shí)間： 2016-01-29

  上傳用戶：zhoujunzhen

• ISO/IEC 14496-2 Information technology - Coding of audio-visual objects -- Part 2: Visual Second e免費(fèi)下載

  資源簡(jiǎn)介：ISO/IEC 14496-2 Information technology - Coding of audio-visual objects -- Part 2: Visual Second edition, 2001-12-01 PDF格式, 共536頁(yè)

  標(biāo)簽： audio-visual Information technology objects

  上傳時(shí)間： 2016-03-04

  上傳用戶：tuilp1a

• Verilog code which receive from uart RX and then output to lcd text display.免費(fèi)下載

  資源簡(jiǎn)介：Verilog code which receive from uart RX and then output to lcd text display.

  標(biāo)簽： Verilog receive display output

  上傳時(shí)間： 2016-03-07

  上傳用戶：songrui

• 更高階的微分方程組的解法（內(nèi)附2個(gè)解法m文件）免費(fèi)下載

  資源簡(jiǎn)介：更高階的微分方程組的解法（內(nèi)附2個(gè)解法m文件）

  標(biāo)簽： 微分方程

  上傳時(shí)間： 2014-11-17

  上傳用戶：zhuyibin

• The source code example of ARM9 development board from Artila (M-501 starter kit). The source code c免費(fèi)下載

  資源簡(jiǎn)介：The source code example of ARM9 development board from Artila (M-501 starter kit). The source code can compile on linux or cygwin. find more information on http://www.artila.com/p_matrix.html#m_501.

  標(biāo)簽： source code development The

  上傳時(shí)間： 2016-08-08

  上傳用戶：851197153

• 北京大學(xué)Verilog課件(2),補(bǔ)充上面一個(gè),第14章到第22章內(nèi)容.免費(fèi)下載

  資源簡(jiǎn)介：北京大學(xué)Verilog課件(2),補(bǔ)充上面一個(gè),第14章到第22章內(nèi)容.

  標(biāo)簽： Verilog 大學(xué)

  上傳時(shí)間： 2016-08-28

  上傳用戶：shizhanincc

• FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序2---梁祝音樂(lè)播放,真實(shí)可用免費(fèi)下載

  資源簡(jiǎn)介：FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序2---梁祝音樂(lè)播放,真實(shí)可用，驗(yàn)證通過(guò)，工程環(huán)境為Altera Quartus II

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2014-01-09

  上傳用戶：Altman

• IEEE 802.16Conformance02-2003 IEEE Standard Conformance to IEEE Std 802.16 Part 2: Test Suite Struct免費(fèi)下載

  資源簡(jiǎn)介：IEEE 802.16Conformance02-2003 IEEE Standard Conformance to IEEE Std 802.16 Part 2: Test Suite Structure and Test Purposes for 10-66 GHz WirelessMAN-SC Air Interface

  標(biāo)簽： Conformance IEEE 802.16 Standard

  上傳時(shí)間： 2016-10-02

  上傳用戶：zhenyushaw

• A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation免費(fèi)下載

  資源簡(jiǎn)介：A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog.

  標(biāo)簽： simulation Verilog writing clock

  上傳時(shí)間： 2016-10-12

  上傳用戶：王者A

• BP神經(jīng)網(wǎng)絡(luò)用于分類(lèi)與回歸 1、NeuralNetwork_BP_Classification.m - 分類(lèi) 2、NeuralNetwork_BP_Regression.m - 回歸免費(fèi)下載

  資源簡(jiǎn)介：BP神經(jīng)網(wǎng)絡(luò)用于分類(lèi)與回歸 1、NeuralNetwork_BP_Classification.m - 分類(lèi) 2、NeuralNetwork_BP_Regression.m - 回歸

  標(biāo)簽： NeuralNetwork_BP_Classification NeuralNetwork_BP_Regression 分類(lèi) 回歸

  上傳時(shí)間： 2014-01-07

  上傳用戶：hustfanenze

• Verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient免費(fèi)下載

  資源簡(jiǎn)介：Verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

  標(biāo)簽： input Dividend Quotient Verilog

  上傳時(shí)間： 2014-11-27

  上傳用戶：三人用菜

• RBF神經(jīng)網(wǎng)絡(luò)用于分類(lèi)與回歸,文件說(shuō)明： 1、NeuralNetwork_RBF_Classification.m - 分類(lèi) 2、NeuralNetwork_RBF_Regression.m -免費(fèi)下載

  資源簡(jiǎn)介：RBF神經(jīng)網(wǎng)絡(luò)用于分類(lèi)與回歸,文件說(shuō)明： 1、NeuralNetwork_RBF_Classification.m - 分類(lèi) 2、NeuralNetwork_RBF_Regression.m - 回歸

  標(biāo)簽： NeuralNetwork_RBF_Classification NeuralNetwork_RBF_Regression RBF 分類(lèi)

  上傳時(shí)間： 2017-02-17

  上傳用戶：一諾88

• Azure Documentation Part 2免費(fèi)下載

  資源簡(jiǎn)介：Azure Documentation Part 2

  標(biāo)簽： Documentation Azure Part

  上傳時(shí)間： 2017-03-06

  上傳用戶：nairui21

• Adaptive Techniques for Mixed Signal System on Chip - Part 2免費(fèi)下載

  資源簡(jiǎn)介：Adaptive Techniques for Mixed Signal System on Chip - Part 2

  標(biāo)簽： Techniques Adaptive Signal System

  上傳時(shí)間： 2014-01-16

  上傳用戶：luopoguixiong

• Example 2 from chapter 2 of Beginning directx 9.0免費(fèi)下載

  資源簡(jiǎn)介：Example 2 from chapter 2 of Beginning directx 9.0

  標(biāo)簽： Beginning Example chapter directx

  上傳時(shí)間： 2013-12-16

  上傳用戶：tfyt

• Example 2 from chapter 3 of Beginning directx 9.0免費(fèi)下載

  資源簡(jiǎn)介：Example 2 from chapter 3 of Beginning directx 9.0

  標(biāo)簽： Beginning Example chapter directx

  上傳時(shí)間： 2013-12-18

  上傳用戶：磊子226

• Essentials of the Java Programming Language Part 2免費(fèi)下載

  資源簡(jiǎn)介：Essentials of the Java Programming Language Part 2

  標(biāo)簽： Programming Essentials Language Java

  上傳時(shí)間： 2013-12-16

  上傳用戶：skfreeman