數字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規定的單位時間（閘門時間）內 - 免費下載

VHDL/FPGA/Verilog資源文件大小：579 K

?? 資源詳細信息

文件格式

RAR

所屬分類

VHDL/FPGA/Verilog

上傳用戶

pipiooxx

上傳時間

2013-12-31 21:18

文件大小

579 K

所需積分

2 積分

推薦指數

????? (5/5)

?? 溫馨提示：本資源由用戶 pipiooxx 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

數字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規定的單位時間（閘門時間）內，記錄輸入的脈沖的個數。我們可以通過改變記錄脈沖的閘門時間來切換測頻量程。本文利用EDA技術中的Max+plusⅡ作為開發工具,設計了基于FPGA的8位十進制頻率計,并下載到在系統可編程實驗板的EPF10K20TC144-4器件中測試實現了其功能。

源碼文件列表

?? 共 143 個源碼文件點擊文件名可在線查看源代碼

1 ??

reg32b.acf

大小: 15.3 KB

?? 數字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規定的單位時間（閘門時間）內 - 免費下載

?? 資源詳細信息

?? 資源簡介

?? 源碼文件列表

?? 立即下載此資源

?? 資源說明

?? 下載說明

?? 使用說明

?? 積分獲取

??? 相關標簽

?? 相關資源推薦

數字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規定的單位時間（閘門時間）內 - 免費下載

資源簡介

源碼文件列表

立即下載此資源

資源說明

相關標簽

相關資源推薦