用verilong hdl語言編寫的數據采樣程序,A/D采用的是TLC5260
資源簡介:用verilong hdl語言編寫的數據采樣程序,A/D采用的是TLC5260
上傳時間: 2017-06-28
上傳用戶:ouyangtongze
資源簡介:這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:用Verilog hdl 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:是幾個用Verilog hdl語言編寫的源代碼(里面包括實現濾波器等),對想學習這個語言的朋友很有幫助!
上傳時間: 2016-05-22
上傳用戶:ouyangtongze
資源簡介:用verilog hdl語言編寫的家用空調溫度控制器,可實現手動,自動控制兩種模式,并可實現報警功能。
上傳時間: 2013-12-24
上傳用戶:894898248
資源簡介:本程序是用java語言編寫的數據挖掘分類算法中的決策樹分類方法c4.5程序代碼
上傳時間: 2014-09-10
上傳用戶:zhliu007
資源簡介:這是用matlab語言編寫的數據處理的小程序,很好用的
上傳時間: 2015-05-05
上傳用戶:luopoguixiong
資源簡介:用hdl語言編寫的通用fifo源碼,通過對fifo的寬度和深度進行配置,可以產生我們所需要的fifo,還包括fifo的測試程序和仿真Makefile腳本
上傳時間: 2014-01-03
上傳用戶:miaochun888
資源簡介:ADS7804是美國BURR-BROWN公司推出的一種新型12位A/D轉換器。給出了用C51語言編寫的數據采集的應用程序。已通過調試,穩定性好
上傳時間: 2013-11-29
上傳用戶:fhzm5658
資源簡介:基于fpga和sopc的用Vhdl語言編寫的EDA采樣高速A/D的存儲示波器
上傳時間: 2016-02-04
上傳用戶:Late_Li
資源簡介:我們的課程設計,三層電梯控制器模擬程序.用verilog hdl語言編寫
上傳時間: 2016-10-31
上傳用戶:xuanchangri
資源簡介:用Java語言編寫的數據傳輸小軟件 基于P2P傳輸模式 可以多線程傳送 類似于QQ 速度和QQ差不多
上傳時間: 2017-06-28
上傳用戶:xhz1993
資源簡介:本原碼是基于Verilog hdl語言編寫的,實現了SPI接口設計,可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:該工程是基于verilog hdl 語言編寫的幀傳輸協議hdlC幀的發送端代碼,會用QUATUSII的人都應該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:一款用純C語言編寫的大學生成績管理系統,適合初學者和深入者編程,學習數據結構時參考!
上傳時間: 2017-03-14
上傳用戶:wqxstar
資源簡介:以verilog hdl 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-09-05
上傳用戶:wyiman
資源簡介:用C++語言編寫的留言簿CGI程序
上傳時間: 2015-01-24
上傳用戶:alan-ee
資源簡介:用JAVA語言編寫的玩積木程序
上傳時間: 2015-02-11
上傳用戶:清風冷雨
資源簡介:用標準c語言編寫的can總線源程序.包含sja1000,82527等芯片的源程序.
上傳時間: 2015-03-23
上傳用戶:zmy123
資源簡介: 用C語言編寫的時間年份程序,只要你輸入一個數后,便可以馬上看到結果.
上傳時間: 2014-12-01
上傳用戶:從此走出陰霾
資源簡介:這是用C語言編寫的一個小程序,它的結果是演示物理實驗中的李薩如圖。運行程序的時候需要把CCBP文件夾包含在頭文件中。
上傳時間: 2015-04-15
上傳用戶:sardinescn
資源簡介:Java數據庫連接(JDBC)由一組用 Java 編程語言編寫的類和接口組成。JDBC 為工具/數據庫開發人員提供了一個標準的 API,使他們能夠用純Java API 來編寫數據庫應用程序。然而各個開發商的接口并不完全相同,所以開發環境的變化會帶來一定的配置變化。本文主要...
上傳時間: 2015-04-22
上傳用戶:qb1993225
資源簡介:用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
上傳時間: 2013-12-15
上傳用戶:維子哥哥
資源簡介:用C語言編寫的一個魔方程序,雖然比不上現實中的好玩,但也有自己的特色
上傳時間: 2013-12-17
上傳用戶:kelimu
資源簡介:以verilog hdl 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:用c語言編寫的遺傳算法程序包,無需解壓密碼
上傳時間: 2013-12-19
上傳用戶:520
資源簡介:用Verilog hdl 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:用C-BASEIC語言編寫的805X單片機計算子程序P=A0+A1*X+A2*X*X+A3
上傳時間: 2015-07-14
上傳用戶:cjf0304
資源簡介:Verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
上傳時間: 2015-07-18
上傳用戶:yulg