相 關(guān) 資 源

• 用verilong hdl語言編寫的數(shù)據(jù)采樣程序免費下載

  資源簡介：用verilong hdl語言編寫的數(shù)據(jù)采樣程序，A/D采用的是TLC5260

  標簽： verilong hdl 語言 編寫

  上傳時間： 2017-06-28

  上傳用戶：ouyangtongze

• 用Verilog hdl語言編寫的交通燈程序免費下載

  資源簡介：這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。

  標簽： Verilog hdl 語言 編寫

  上傳時間： 2013-08-19

  上傳用戶：alex wang

• 這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。免費下載

  資源簡介：這是一個用Verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。

  標簽： Verilog Quartus hdl 語言

  上傳時間： 2014-01-13

  上傳用戶：tonyshao

• 用Verilog hdl 語言編寫的播放梁祝的程序免費下載

  資源簡介：用Verilog hdl 語言編寫的播放梁祝的程序

  標簽： Verilog hdl 語言 編寫

  上傳時間： 2015-05-24

  上傳用戶：zuozuo1215

• 是幾個用Verilog hdl語言編寫的源代碼（里面包括實現(xiàn)濾波器等）免費下載

  資源簡介：是幾個用Verilog hdl語言編寫的源代碼（里面包括實現(xiàn)濾波器等），對想學(xué)習(xí)這個語言的朋友很有幫助！

  標簽： Verilog hdl 語言 編寫

  上傳時間： 2016-05-22

  上傳用戶：ouyangtongze

• 用verilog hdl語言編寫的家用空調(diào)溫度控制器免費下載

  資源簡介：用verilog hdl語言編寫的家用空調(diào)溫度控制器，可實現(xiàn)手動，自動控制兩種模式，并可實現(xiàn)報警功能。

  標簽： verilog hdl 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：894898248

• 本程序是用java語言編寫的數(shù)據(jù)挖掘分類算法中的決策樹分類方法c4.5程序代碼免費下載

  資源簡介：本程序是用java語言編寫的數(shù)據(jù)挖掘分類算法中的決策樹分類方法c4.5程序代碼

  標簽： java 4.5 程序 數(shù)據(jù)挖掘

  上傳時間： 2014-09-10

  上傳用戶：zhliu007

• 這是用matlab語言編寫的數(shù)據(jù)處理的小程序免費下載

  資源簡介：這是用matlab語言編寫的數(shù)據(jù)處理的小程序，很好用的

  標簽： matlab 語言 編寫 數(shù)據(jù)處理

  上傳時間： 2015-05-05

  上傳用戶：luopoguixiong

• 用hdl語言編寫的通用fifo源碼免費下載

  資源簡介：用hdl語言編寫的通用fifo源碼，通過對fifo的寬度和深度進行配置，可以產(chǎn)生我們所需要的fifo，還包括fifo的測試程序和仿真Makefile腳本

  標簽： fifo hdl 語言 編寫

  上傳時間： 2014-01-03

  上傳用戶：miaochun888

• ADS7804是美國BURR-BROWN公司推出的一種新型12位A/D轉(zhuǎn)換器。給出了用C51語言編寫的數(shù)據(jù)采集的應(yīng)用程序。已通過調(diào)試免費下載

  資源簡介：ADS7804是美國BURR-BROWN公司推出的一種新型12位A/D轉(zhuǎn)換器。給出了用C51語言編寫的數(shù)據(jù)采集的應(yīng)用程序。已通過調(diào)試，穩(wěn)定性好

  標簽： BURR-BROWN 7804 ADS C51

  上傳時間： 2013-11-29

  上傳用戶：fhzm5658

• 基于fpga和sopc的用Vhdl語言編寫的EDA采樣高速A/D的存儲示波器免費下載

  資源簡介：基于fpga和sopc的用Vhdl語言編寫的EDA采樣高速A/D的存儲示波器

  標簽： fpga Vhdl sopc EDA

  上傳時間： 2016-02-04

  上傳用戶：Late_Li

• 我們的課程設(shè)計,三層電梯控制器模擬程序.用verilog hdl語言編寫免費下載

  資源簡介：我們的課程設(shè)計,三層電梯控制器模擬程序.用verilog hdl語言編寫

  標簽： verilog hdl 三層電梯 控制器

  上傳時間： 2016-10-31

  上傳用戶：xuanchangri

• 用Java語言編寫的數(shù)據(jù)傳輸小軟件 基于P2P傳輸模式 可以多線程傳送 類似于QQ 速度和QQ差不多免費下載

  資源簡介：用Java語言編寫的數(shù)據(jù)傳輸小軟件 基于P2P傳輸模式 可以多線程傳送 類似于QQ 速度和QQ差不多

  標簽： Java P2P 語言 編寫

  上傳時間： 2017-06-28

  上傳用戶：xhz1993

• 本原碼是基于Verilog hdl語言編寫的免費下載

  資源簡介：本原碼是基于Verilog hdl語言編寫的，實現(xiàn)了SPI接口設(shè)計，可以應(yīng)用于FPGA,實現(xiàn)SPI協(xié)議的接口設(shè)計.在MAXII編譯成功,用Modelsim SE 6仿真成功.

  標簽： Verilog hdl 語言 編寫

  上傳時間： 2015-08-04

  上傳用戶：mikesering

• 該工程是基于verilog hdl 語言編寫的幀傳輸協(xié)議hdlC幀的發(fā)送端代碼免費下載

  資源簡介：該工程是基于verilog hdl 語言編寫的幀傳輸協(xié)議hdlC幀的發(fā)送端代碼，會用QUATUSII的人都應(yīng)該知道如何使用，希望能給你帶來幫助

  標簽： verilog hdlC hdl 幀

  上傳時間： 2014-11-22

  上傳用戶：3到15

• 一款用純C語言編寫的大學(xué)生成績管理系統(tǒng)免費下載

  資源簡介：一款用純C語言編寫的大學(xué)生成績管理系統(tǒng)，適合初學(xué)者和深入者編程，學(xué)習(xí)數(shù)據(jù)結(jié)構(gòu)時參考！

  標簽： C語言 編寫 大學(xué)生 管理系統(tǒng)

  上傳時間： 2017-03-14

  上傳用戶：wqxstar

• 以verilog hdl 語言編寫的一首歌曲免費下載

  資源簡介：以verilog hdl 語言編寫的一首歌曲，可供初學(xué)者借鑒

  標簽： verilog hdl 語言 編寫

  上傳時間： 2013-09-05

  上傳用戶：wyiman

• 用C++語言編寫的留言簿CGI程序免費下載

  資源簡介：用C++語言編寫的留言簿CGI程序

  標簽： CGI 語言 編寫 程序

  上傳時間： 2015-01-24

  上傳用戶：alan-ee

• 用JAVA語言編寫的玩積木程序免費下載

  資源簡介：用JAVA語言編寫的玩積木程序

  標簽： JAVA 語言 編寫 程序

  上傳時間： 2015-02-11

  上傳用戶：清風(fēng)冷雨

• 用標準c語言編寫的can總線源程序.包含sja1000,82527等芯片的源程序.免費下載

  資源簡介：用標準c語言編寫的can總線源程序.包含sja1000,82527等芯片的源程序.

  標簽： 82527 1000 can sja

  上傳時間： 2015-03-23

  上傳用戶：zmy123

• 　　用Ｃ語言編寫的時間年份程序免費下載

  資源簡介：　　用Ｃ語言編寫的時間年份程序，只要你輸入一個數(shù)后，便可以馬上看到結(jié)果．

  標簽： 語言 編寫 程序

  上傳時間： 2014-12-01

  上傳用戶：從此走出陰霾

• 這是用C語言編寫的一個小程序免費下載

  資源簡介：這是用C語言編寫的一個小程序，它的結(jié)果是演示物理實驗中的李薩如圖。運行程序的時候需要把CCBP文件夾包含在頭文件中。

  標簽： C語言 編寫 程序

  上傳時間： 2015-04-15

  上傳用戶：sardinescn

• Java數(shù)據(jù)庫連接（JDBC）由一組用 Java 編程語言編寫的類和接口組成。JDBC 為工具/數(shù)據(jù)庫開發(fā)人員提供了一個標準的 API免費下載

  資源簡介：Java數(shù)據(jù)庫連接（JDBC）由一組用 Java 編程語言編寫的類和接口組成。JDBC 為工具/數(shù)據(jù)庫開發(fā)人員提供了一個標準的 API，使他們能夠用純Java API 來編寫數(shù)據(jù)庫應(yīng)用程序。然而各個開發(fā)商的接口并不完全相同，所以開發(fā)環(huán)境的變化會帶來一定的配置變化。本文主要...

  標簽： Java JDBC API 數(shù)據(jù)庫

  上傳時間： 2015-04-22

  上傳用戶：qb1993225

• 用Verilog DHL語言編寫的一個數(shù)字鐘程序,除了基本計數(shù),還具有校時,鬧鐘功能免費下載

  資源簡介：用Verilog DHL語言編寫的一個數(shù)字鐘程序,除了基本計數(shù),還具有校時,鬧鐘功能

  標簽： Verilog DHL 語言 編寫

  上傳時間： 2013-12-15

  上傳用戶：維子哥哥

• 用C語言編寫的一個魔方程序免費下載

  資源簡介：用C語言編寫的一個魔方程序，雖然比不上現(xiàn)實中的好玩，但也有自己的特色

  標簽： C語言 編寫 程序 魔方

  上傳時間： 2013-12-17

  上傳用戶：kelimu

• 以verilog hdl 語言編寫的一首歌曲免費下載

  資源簡介：以verilog hdl 語言編寫的一首歌曲，可供初學(xué)者借鑒

  標簽： verilog hdl 語言 編寫

  上傳時間： 2013-12-26

  上傳用戶：ma1301115706

• 用c語言編寫的遺傳算法程序包免費下載

  資源簡介：用c語言編寫的遺傳算法程序包，無需解壓密碼

  標簽： c語言 編寫 算法 程序

  上傳時間： 2013-12-19

  上傳用戶：520

• 用Verilog hdl 語言寫的在LCD液晶上顯示文字的源程序免費下載

  資源簡介：用Verilog hdl 語言寫的在LCD液晶上顯示文字的源程序

  標簽： Verilog hdl LCD 語言

  上傳時間： 2014-01-26

  上傳用戶：a3318966

• 用C-BASEIC語言編寫的805X單片機計算子程序P=A0+A1*X+A2*X*X+A3免費下載

  資源簡介：用C-BASEIC語言編寫的805X單片機計算子程序P=A0+A1*X+A2*X*X+A3

  標簽： C-BASEIC 805X 語言 編寫

  上傳時間： 2015-07-14

  上傳用戶：cjf0304

• Verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。免費下載

  資源簡介：Verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。

  標簽： Verilog hdl 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg