相 關(guān) 資 源

• 用CPU配置Altera公司的FPGA免費(fèi)下載

  資源簡(jiǎn)介：用CPU配置Altera公司的FPGA，簡(jiǎn)單明了，通俗易懂。

  標(biāo)簽： Altera FPGA CPU

  上傳時(shí)間： 2013-08-06

  上傳用戶：cjl42111

• 用CPU配置Altera公司的FPGA免費(fèi)下載

  資源簡(jiǎn)介：用CPU配置Altera公司的FPGA，簡(jiǎn)單明了，通俗易懂。

  標(biāo)簽： Altera FPGA CPU

  上傳時(shí)間： 2013-11-25

  上傳用戶：zhenyushaw

• 一篇詳細(xì)介紹Altera公司的FPGA配置方法的文章免費(fèi)下載

  資源簡(jiǎn)介：一篇詳細(xì)介紹Altera公司的FPGA配置方法的文章

  標(biāo)簽： Altera FPGA 詳細(xì)介紹 配置方法

  上傳時(shí)間： 2014-11-22

  上傳用戶：cjf0304

• 介紹了一種基于軟件無(wú)線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計(jì)方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過(guò)不同的軟件配置實(shí)現(xiàn)對(duì)三路頻分多址信號(hào)的解調(diào)。免費(fèi)下載

  資源簡(jiǎn)介：介紹了一種基于軟件無(wú)線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計(jì)方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過(guò)不同的軟件配置實(shí)現(xiàn)對(duì)三路頻分多址信號(hào)的解調(diào)。

  標(biāo)簽： Altera FPGA 分 多址

  上傳時(shí)間： 2016-10-11

  上傳用戶：cmc_68289287

• Altera公司的FPGA的一些開(kāi)發(fā)用的VHDL的源代碼用于學(xué)習(xí)免費(fèi)下載

  資源簡(jiǎn)介：Altera公司的FPGA的一些開(kāi)發(fā)用的VHDL的源代碼用于學(xué)習(xí)

  標(biāo)簽： Altera FPGA VHDL 源代碼

  上傳時(shí)間： 2013-12-18

  上傳用戶：rocketrevenge

• 采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路免費(fèi)下載

  資源簡(jiǎn)介：采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路

  標(biāo)簽： Altera FPGA HDLC plus

  上傳時(shí)間： 2013-08-16

  上傳用戶：ommshaggar

• Altera公司的FPGA期間的所有l(wèi)pm模塊的快速設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Altera公司的FPGA期間的所有l(wèi)pm模塊的快速設(shè)計(jì)，涵蓋了全部的lpm ip模塊

  標(biāo)簽： Altera FPGA lpm 模塊

  上傳時(shí)間： 2014-01-06

  上傳用戶：一諾88

• 講述以Altera公司的FPGA為核心免費(fèi)下載

  資源簡(jiǎn)介：講述以Altera公司的FPGA為核心，基干SOPC技術(shù)的嵌入式攢像機(jī)的設(shè)計(jì)

  標(biāo)簽： Altera FPGA 核心

  上傳時(shí)間： 2015-07-17

  上傳用戶：zhuoying119

• 采用Altera公司的FPGA芯片免費(fèi)下載

  資源簡(jiǎn)介：采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路

  標(biāo)簽： Altera FPGA 芯片

  上傳時(shí)間： 2016-11-13

  上傳用戶：zhyiroy

• 使用Altera公司的FPGA實(shí)現(xiàn)WTB節(jié)點(diǎn)的論文,具有較好的參考價(jià)值免費(fèi)下載

  資源簡(jiǎn)介：使用Altera公司的FPGA實(shí)現(xiàn)WTB節(jié)點(diǎn)的論文,具有較好的參考價(jià)值

  標(biāo)簽： Altera FPGA WTB 節(jié)點(diǎn)

  上傳時(shí)間： 2017-06-11

  上傳用戶：fnhhs

• Altera公司的FPGA器件內(nèi)帶PLL的詳細(xì)中文使用手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：Altera公司的FPGA器件內(nèi)帶PLL的詳細(xì)中文使用手冊(cè)

  標(biāo)簽： Altera FPGA PLL 器件

  上傳時(shí)間： 2013-12-26

  上傳用戶：GavinNeko

• 現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一 個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FP免費(fèi)下載

  資源簡(jiǎn)介：現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一 個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FPGA開(kāi)發(fā)平臺(tái)Quartus II 3.0實(shí)現(xiàn)了一 個(gè)對(duì)基帶信號(hào)的DPSK調(diào)制解...

  標(biāo)簽： Altera FPGA DPSK 現(xiàn)代通信

  上傳時(shí)間： 2016-06-15

  上傳用戶：shawvi

• 在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子

  標(biāo)簽： Altera FPGA DE1 序列

  上傳時(shí)間： 2016-05-19

  上傳用戶：趙云興

• Altera公司的新手學(xué)習(xí)FPGA開(kāi)發(fā)教程免費(fèi)下載

  資源簡(jiǎn)介：適合新手學(xué)習(xí)FPGA開(kāi)發(fā)，針對(duì)Altera公司的產(chǎn)品。

  標(biāo)簽： Altera FPGA 開(kāi)發(fā)教程

  上傳時(shí)間： 2013-08-14

  上傳用戶：cuiyashuo

• 采用CPLD來(lái)培植Altera公司的CYCLONE系列FPGA免費(fèi)下載

  資源簡(jiǎn)介：采用CPLD來(lái)培植Altera公司的CYCLONE系列FPGA，（AS，PS，F(xiàn)AS）可選

  標(biāo)簽： CYCLONE Altera CPLD FPGA

  上傳時(shí)間： 2013-08-27

  上傳用戶：it男一枚

• 本教程定位于FPGA/CPLD的快速入門(mén)。以Altera公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述免費(fèi)下載

  資源簡(jiǎn)介：本教程定位于FPGA/CPLD的快速入門(mén)。以Altera公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了Altera主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開(kāi)發(fā)軟件MAX和Plusa和Quartus的使用

  標(biāo)簽： Altera FPGA CPLD 教程

  上傳時(shí)間： 2013-09-05

  上傳用戶：llwap

• 2006Altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 Altera公司的 Cyclone 系列 FPGA免費(fèi)下載

  資源簡(jiǎn)介：2006Altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 Altera公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上...

  標(biāo)簽： Nios Cyclone Altera Altera

  上傳時(shí)間： 2015-09-02

  上傳用戶：coeus

• Altera公司SoC FPGA 簡(jiǎn)介免費(fèi)下載

  資源簡(jiǎn)介：??????? 本文是關(guān)于Altera公司SoC FPGA 的用戶手冊(cè)（英文版）? 。文中主要介紹了什么是SoC FPGA、SoC FPGA相關(guān)知識(shí)介紹、為什么要使用SoC FPGA以及SoC FPGA都應(yīng)用到哪些方面。

  標(biāo)簽： Altera FPGA SoC

  上傳時(shí)間： 2013-10-14

  上傳用戶：jrsoft

• 本教程定位于FPGA/CPLD的快速入門(mén)。以Altera公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述免費(fèi)下載

  資源簡(jiǎn)介：本教程定位于FPGA/CPLD的快速入門(mén)。以Altera公司的芯片和相應(yīng)的開(kāi)發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了Altera主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開(kāi)發(fā)軟件MAX和Plusa和Quartus的使用

  標(biāo)簽： Altera FPGA CPLD 教程

  上傳時(shí)間： 2013-12-03

  上傳用戶：lijianyu172

• USB控制器VHDL程（usb_xilinx_vhdl）,用XILINX公司的FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：USB控制器VHDL程（usb_xilinx_vhdl）,用XILINX公司的FPGA實(shí)現(xiàn)

  標(biāo)簽： usb_xilinx_vhdl XILINX FPGA VHDL

  上傳時(shí)間： 2013-12-19

  上傳用戶：cainaifa

• 本書(shū)主要介紹Altera公司的軟核CPU——nios和采用該CPU進(jìn)行嵌入式系統(tǒng)設(shè)計(jì)的流程與方法。并以此為著眼點(diǎn)免費(fèi)下載

  資源簡(jiǎn)介：本書(shū)主要介紹Altera公司的軟核CPU——nios和采用該CPU進(jìn)行嵌入式系統(tǒng)設(shè)計(jì)的流程與方法。并以此為著眼點(diǎn)，介紹Altera的片上可編程系統(tǒng)SOPC的設(shè)計(jì)原理與實(shí)踐技術(shù)，引領(lǐng)讀者在低投入的情況下，較快地進(jìn)入片上系統(tǒng)soc的殿堂。

  標(biāo)簽： CPU Altera nios 軟核

  上傳時(shí)間： 2013-12-13

  上傳用戶：haoxiyizhong

• 這個(gè)源碼是用Altera公司的開(kāi)發(fā)工具NIOS II IDE開(kāi)發(fā)的基于軟核處理器的AD、DA控制程序免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)源碼是用Altera公司的開(kāi)發(fā)工具NIOS II IDE開(kāi)發(fā)的基于軟核處理器的AD、DA控制程序，通過(guò)spi 核控制AD、DA的時(shí)序，實(shí)現(xiàn)正弦波發(fā)送和接收

  標(biāo)簽： Altera NIOS IDE II

  上傳時(shí)間： 2015-09-11

  上傳用戶：上善若水

• 此源碼是用Altera公司的nios II IDE開(kāi)發(fā)的免費(fèi)下載

  資源簡(jiǎn)介：此源碼是用Altera公司的nios II IDE開(kāi)發(fā)的，基于DE2核心板的SD卡播放wav格式音頻文件的程序

  標(biāo)簽： Altera nios IDE II

  上傳時(shí)間： 2015-09-11

  上傳用戶：mhp0114

• Xilin公司的FPGA配置說(shuō)明書(shū)免費(fèi)下載

  資源簡(jiǎn)介：Xilin公司的FPGA配置說(shuō)明書(shū)，pdf格式

  標(biāo)簽： Xilin FPGA 配置說(shuō)明

  上傳時(shí)間： 2013-12-23

  上傳用戶：集美慧

• 采用CPLD來(lái)培植Altera公司的CYCLONE系列FPGA免費(fèi)下載

  資源簡(jiǎn)介：采用CPLD來(lái)培植Altera公司的CYCLONE系列FPGA，（AS，PS，F(xiàn)AS）可選

  標(biāo)簽： CYCLONE Altera CPLD FPGA

  上傳時(shí)間： 2016-02-05

  上傳用戶：zhouli

• 用Altera公司的QuartusII編寫(xiě)的電子鐘程序免費(fèi)下載

  資源簡(jiǎn)介：用Altera公司的QuartusII編寫(xiě)的電子鐘程序，可以下載至開(kāi)發(fā)板，實(shí)現(xiàn)一個(gè)智能數(shù)字鐘功能，計(jì)時(shí)，校時(shí)，鬧鐘，跑表等功能，也可用于學(xué)習(xí)verilog HDL語(yǔ)言與數(shù)字邏輯

  標(biāo)簽： QuartusII Altera 編寫(xiě) 電子鐘

  上傳時(shí)間： 2013-12-21

  上傳用戶：13517191407

• 基于xilinx公司的FPGA開(kāi)發(fā)板spartan3的一個(gè)用鍵盤(pán)控制vga輸出的vhdl源代碼程序,可以實(shí)現(xiàn)高清晰的視頻輸出.免費(fèi)下載

  資源簡(jiǎn)介：基于xilinx公司的FPGA開(kāi)發(fā)板spartan3的一個(gè)用鍵盤(pán)控制vga輸出的vhdl源代碼程序,可以實(shí)現(xiàn)高清晰的視頻輸出.

  標(biāo)簽： spartan3 xilinx FPGA vhdl

  上傳時(shí)間： 2013-12-12

  上傳用戶：hebmuljb

• 高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件免費(fèi)下載

  資源簡(jiǎn)介：高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件， 雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對(duì)MaxplusII 進(jìn)行升級(jí)，但至今仍 有非常多的工程師在使用MaxplusII。 Alte...

  標(biāo)簽： MaxplusII QuatusII Altera FPGA

  上傳時(shí)間： 2016-10-06

  上傳用戶：zycidjl

• 主要是通過(guò)Altera公司的Cuclone系列的FPGA-EP1C3T144C8產(chǎn)生余弦波的源代碼 基于LPM-ROM余弦波一周期含有256個(gè)10位數(shù)據(jù)；免費(fèi)下載

  資源簡(jiǎn)介：主要是通過(guò)Altera公司的Cuclone系列的FPGA-EP1C3T144C8產(chǎn)生余弦波的源代碼 基于LPM-ROM余弦波一周期含有256個(gè)10位數(shù)據(jù)；

  標(biāo)簽： Cuclone FPGA-EP LPM-ROM Altera

  上傳時(shí)間： 2013-12-04

  上傳用戶：lanjisu111

• 在Altera公司的Cyclone系列FPGA開(kāi)發(fā)板上試驗(yàn)的按鍵中斷程序免費(fèi)下載

  資源簡(jiǎn)介：在Altera公司的Cyclone系列FPGA開(kāi)發(fā)板上試驗(yàn)的按鍵中斷程序，希望對(duì)那些學(xué)習(xí)中斷開(kāi)發(fā)的初學(xué)者有幫助。 pio_key.v是verilog編寫(xiě)的按鍵中斷程序，對(duì)應(yīng)四個(gè)按鍵，按其中任何一個(gè)鍵都可以發(fā)送一個(gè)中斷； keyint.c是Nios中編寫(xiě)的C程序，用于檢測(cè)按鍵的中斷，如果...

  標(biāo)簽： Cyclone Altera FPGA 開(kāi)發(fā)板

  上傳時(shí)間： 2014-06-11

  上傳用戶：banyou