標簽: mux 2 to 4 mux 4 to 1 reg 8 bit 發布者:lvsiqi_gold上傳時間:2016-03-27
標簽: VerilogHDL 教程 發布者:buptbaishikele上傳時間:2016-03-27
標簽: CAN 總線 發布者:lingyun579上傳時間:2016-03-27
標簽: VHDL EDA 數字電路 程序實例 發布者:Sundaymorn上傳時間:2016-03-25
標簽: ALTERA DE2 鍵盤 發布者:a415834839上傳時間:2016-03-23
標簽: FPGA 上位機 串行通訊 發布者:mengcong18上傳時間:2016-03-23
標簽: FPGA實踐訓練的資料 發布者:vlismxc上傳時間:2016-03-22
標簽: harddisk Support Access Xilinx 發布者:gjq2000上傳時間:2016-03-22
標簽: Verilog HDL 語言 編寫 發布者:limaoxiansheng上傳時間:2016-03-21
標簽: Verilog HDL 語言 編寫 發布者:diablo_he1987上傳時間:2016-03-21
標簽: TestBench VHDL 計數器 發布者:susanxuwenjun上傳時間:2016-03-20
標簽: 搶答器 搶答 分 計時 發布者:lingyun579上傳時間:2016-03-19
標簽: VHDL 8位 十進制 頻率計 發布者:zhaoyanguangaaa上傳時間:2016-03-19
標簽: controller verilog sdram 發布者:xushenghao001上傳時間:2016-03-17
