此模塊用 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，對(duì)鍵盤設(shè)計(jì)的實(shí)際操作檢驗(yàn)表明，此模塊響應(yīng)迅速、識(shí)別準(zhǔn)確，較好地實(shí)現(xiàn)了鍵盤掃描和去抖動(dòng)功能， 達(dá)到了預(yù)期的設(shè)計(jì)目的。同時(shí)，將狀態(tài)機(jī)、掃描線、計(jì)數(shù)器等相關(guān)參數(shù)稍作改動(dòng)，就可以擴(kuò)展到實(shí)現(xiàn)不同鍵盤矩陣的設(shè)計(jì)
資源簡(jiǎn)介：此模塊用 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，對(duì)鍵盤設(shè)計(jì)的實(shí)際操作檢驗(yàn)表明，此模塊響應(yīng)迅速、識(shí)別準(zhǔn)確，較好地實(shí)現(xiàn)了鍵盤掃描和去抖動(dòng)功能， 達(dá)到了預(yù)期的設(shè)計(jì)目的。同時(shí)，將狀態(tài)機(jī)、掃描線、計(jì)數(shù)器等相關(guān)參數(shù)稍作改動(dòng)，就可以擴(kuò)展到實(shí)現(xiàn)不同鍵盤矩陣的設(shè)計(jì)
上傳時(shí)間： 2015-08-30
上傳用戶：ardager
資源簡(jiǎn)介：用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn) Ｆｌａｓｈ 編程器
上傳時(shí)間： 2017-05-24
上傳用戶：kikye
資源簡(jiǎn)介：用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn) Ｆｌａｓｈ 編程器
上傳時(shí)間： 2013-08-10
上傳用戶：450976175
資源簡(jiǎn)介：利用EDA硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)DDS功能，利用VC++6.0實(shí)現(xiàn)sinx,cosx數(shù)據(jù)的采集，用quart2軟件為載體實(shí)現(xiàn)
上傳時(shí)間： 2014-01-18
上傳用戶：zycidjl
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言開(kāi)發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。
上傳時(shí)間： 2015-07-22
上傳用戶：稀世之寶039
資源簡(jiǎn)介：這是一個(gè)用硬件描述語(yǔ)言來(lái)設(shè)計(jì)的交通燈程序，和實(shí)用，很經(jīng)濟(jì)。
上傳時(shí)間： 2013-12-17
上傳用戶：l254587896
資源簡(jiǎn)介：此程序是用VHDL硬件描述語(yǔ)言編寫的,實(shí)現(xiàn)四位全加器的功能
上傳時(shí)間： 2017-01-07
上傳用戶：天誠(chéng)24
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言，采用一種軟件硬化的設(shè)計(jì)思路設(shè)計(jì)了控制器。將控制器劃分成八個(gè)模塊
上傳時(shí)間： 2016-04-25
上傳用戶：jennyzai
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言完成秒表的設(shè)計(jì)，分6個(gè)模塊
上傳時(shí)間： 2016-08-24
上傳用戶：大三三
資源簡(jiǎn)介：用verilog硬件描述語(yǔ)言寫的一個(gè)LED的程序，可以用到各種模塊中，實(shí)用性很強(qiáng)，歡迎大家下載使用。
上傳時(shí)間： 2014-01-19
上傳用戶：LIKE
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時(shí)間： 2015-04-02
上傳用戶：nanxia
資源簡(jiǎn)介：8051單片機(jī)是一種應(yīng)用最廣泛的單片機(jī).它的內(nèi)核設(shè)計(jì)非常精簡(jiǎn),這是用Verilog硬件描述語(yǔ)言寫的8051單片機(jī)內(nèi)核
上傳時(shí)間： 2014-01-25
上傳用戶：wangzhen1990
資源簡(jiǎn)介：一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用verilog語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2015-08-10
上傳用戶：zhichenglu
資源簡(jiǎn)介：用verilog硬件描述語(yǔ)言編寫的16位數(shù)模轉(zhuǎn)換器的源代碼，可以綜合
上傳時(shí)間： 2015-09-22
上傳用戶：JasonC
資源簡(jiǎn)介：該程序用VHDL硬件描述語(yǔ)言編寫而成,已調(diào)試通過(guò),程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!
上傳時(shí)間： 2013-12-24
上傳用戶：huyiming139
資源簡(jiǎn)介：用Vhdl硬件描述語(yǔ)言編寫的FIR數(shù)字濾波器
上傳時(shí)間： 2014-01-22
上傳用戶：cuibaigao
資源簡(jiǎn)介：SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語(yǔ)言編寫
上傳時(shí)間： 2014-08-24
上傳用戶：gtzj
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
上傳時(shí)間： 2014-06-29
上傳用戶：龍飛艇
資源簡(jiǎn)介：我剛完成的基于Quartus Two 開(kāi)發(fā)環(huán)境全部用Verilog硬件描述語(yǔ)言編譯無(wú)誤的MSK調(diào)制解調(diào)器
上傳時(shí)間： 2016-04-14
上傳用戶：CHINA526
資源簡(jiǎn)介：正交頻分復(fù)用的硬件描述語(yǔ)言實(shí)現(xiàn)，atera環(huán)境
上傳時(shí)間： 2016-08-16
上傳用戶：kytqcool
資源簡(jiǎn)介：用硬件描述語(yǔ)言編程實(shí)現(xiàn)減法器,實(shí)現(xiàn)兩個(gè)操作數(shù)的減法
上傳時(shí)間： 2014-01-14
上傳用戶：gundamwzc
資源簡(jiǎn)介：8031仿真程序 用VHDL硬件描述語(yǔ)言寫的
上傳時(shí)間： 2017-03-30
上傳用戶：aa54
資源簡(jiǎn)介：一個(gè)用vhdl硬件描述語(yǔ)言實(shí)現(xiàn)的一個(gè)比較簡(jiǎn)單的除法器
上傳時(shí)間： 2017-06-12
上傳用戶：waitingfy
資源簡(jiǎn)介：這是一個(gè)用vhdl硬件描述語(yǔ)言實(shí)現(xiàn)的乘法器而不是多路選擇器
上傳時(shí)間： 2013-12-31
上傳用戶：songyue1991
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言編寫數(shù)碼管譯碼顯示
上傳時(shí)間： 2014-08-15
上傳用戶：csgcd001
資源簡(jiǎn)介：利用FPGA和硬件描述語(yǔ)言來(lái)控制字符型液晶顯示器的讀寫
上傳時(shí)間： 2014-01-12
上傳用戶：hfmm633
資源簡(jiǎn)介：通過(guò)用FPGA的 VDHL語(yǔ)言 來(lái)實(shí)現(xiàn)8251的異步功能
上傳時(shí)間： 2013-12-12
上傳用戶：pkkkkp
資源簡(jiǎn)介：該程序是基于FPGA的硬件描述語(yǔ)言，實(shí)現(xiàn)的功能是對(duì)時(shí)鐘進(jìn)行分頻，從而產(chǎn)生任意頻率的輸出時(shí)鐘。
上傳時(shí)間： 2013-12-27
上傳用戶：silenthink
資源簡(jiǎn)介：1．6個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示驅(qū)動(dòng) 2．按鍵模式選擇(時(shí)\分\秒)與調(diào)整控制 3．用硬件描述語(yǔ)言(或混合原理圖)設(shè)計(jì)時(shí)、分、秒計(jì)數(shù)器模塊、按鍵控制狀態(tài)機(jī)模塊、動(dòng)態(tài)掃描顯示驅(qū)動(dòng)模塊、頂層模塊。要求有鬧鐘定鬧功能，時(shí)、分定鬧即可，無(wú)需時(shí)、分、秒定鬧。要求使用...
上傳時(shí)間： 2016-08-02
上傳用戶：thuyenvinh
資源簡(jiǎn)介：用硬件描述語(yǔ)言(或混合原理圖)設(shè)計(jì)模24計(jì)數(shù)器模塊、4-7顯示譯碼模塊、頂層模塊。
上傳時(shí)間： 2016-08-02
上傳用戶：pinksun9
