亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 系統(tǒng)設(shè)計方案 > VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫

資 源 簡 介

VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫, 意思是超高速集成電路硬件描述語言。對于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計,它有獨特的作用。它的硬件描述能力強,能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語言的應(yīng)用至少意味著兩種重大的改變:電路的設(shè)計竟然可以通過文字描述的方式完成;電子電路可以當(dāng)作文件一樣來存儲。隨著現(xiàn)代技術(shù)的發(fā)展,這種語言的效益與作用日益明顯,每年均能夠以超過30%的速度快速成長。 這次畢業(yè)設(shè)計的內(nèi)容是在簡要介紹了VHDL語言的一些基本語法和概念后,進(jìn)一步應(yīng)用VHDL,在MAX+plusII 的環(huán)境下設(shè)計一個電子鐘,最后通過仿真出時序圖實現(xiàn)預(yù)定功能。電子鐘的時間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計,內(nèi)部的時間控制輸出則用到了各種設(shè)計,包括:加法計數(shù)器,掃描電路,控制秒、分、時的分頻電路,各種數(shù)制的轉(zhuǎn)換。

相 關(guān) 資 源

主站蜘蛛池模板: 慈利县| 临西县| 黎平县| 乌海市| 桐梓县| 乐平市| 伊吾县| 历史| 攀枝花市| 吉林省| 万安县| 棋牌| 龙海市| 绥江县| 汶上县| 龙井市| 吉首市| 建瓯市| 内丘县| 巴林左旗| 屏东县| 雷州市| 华亭县| 探索| 治多县| 青川县| 万盛区| 博罗县| 吉木乃县| 五河县| 大理市| 大方县| 个旧市| 长治市| 榆林市| 道真| 太谷县| 大港区| 出国| 定远县| 嘉定区|