包含VHDL語言設計7人表決器電路和系檢測器列
資源簡介：包含VHDL語言設計7人表決器電路和系檢測器列
上傳時間： 2014-01-05
上傳用戶：lhc9102
資源簡介：要求用VHDL語言設計7人表決器和系列檢測器，檢測“1111111101111110”
上傳時間： 2013-12-26
上傳用戶：asddsd
資源簡介：用VHDL語言設計三人表決器 新建VHDL設計文件并保存 檢查編譯 波形仿真
上傳時間： 2014-12-07
上傳用戶：541657925
資源簡介：VHDL語言實現三人表決器控制電路，有優先級自主設定等功能
上傳時間： 2013-12-03
上傳用戶：a3318966
資源簡介：移位寄存器和9人表決器電路的VHDL設計方案
上傳時間： 2014-01-10
上傳用戶：wangzhen1990
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA組合電路的設計
上傳時間： 2016-02-04
上傳用戶：wangchong
資源簡介：在用VHDL語言設計中應充分利用VHDL語言特點,從設計思想語句運用及描述方法上等多方面對電路進行優化,舉實例.
上傳時間： 2016-02-15
上傳用戶：xymbian
資源簡介：用VHDL語言設計的二輸入與非門電路,結構簡單,使用,希望能有所幫助,謝謝批評指導!
上傳時間： 2016-06-22
上傳用戶：miaochun888
資源簡介：這是用VHDL語言設計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導.
上傳時間： 2016-06-22
上傳用戶：xhz1993
資源簡介：本書詳細介紹了VHDL語言設計數字邏輯電路和數字系統的過程和方法，并對設計中各種相關技術做了詳細的介紹，出此之外，本書提供了豐富的 實例，條理清晰，通俗易懂。
上傳時間： 2016-06-28
上傳用戶：頂得柱
資源簡介：VHDL語言設計；功能描述：鍵盤掃描，不包含去抖電路
上傳時間： 2016-10-10
上傳用戶：稀世之寶039
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序通過下載到特定芯片后, 可應用于實際的出租車計費系統...
上傳時間： 2017-05-22
上傳用戶：變形金剛
資源簡介：4位數據比較器 通過VHDL語言設計出4位數據比較器，了解EDA對數字電路設計的效率和可靠性有極大地提高
上傳時間： 2016-08-12
上傳用戶：1079836864
資源簡介：用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間： 2013-12-28
上傳用戶：zhengzg
資源簡介：利用VHDL語言設計一個電子時鐘，包含相應的設計子程序及仿真結果
上傳時間： 2017-09-04
上傳用戶：wanqunsheng
資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：這是一個使用VHDL語言設計的電梯控制程序，里面還有仿真時序圖。
上傳時間： 2013-08-20
上傳用戶：希醬大魔王
資源簡介：利用VHDL語言實現單穩觸發電路，穩態時間為系統時鐘的整數倍。
上傳時間： 2015-06-01
上傳用戶：wang0123456789
資源簡介：8-1024可變點數FFT/IFFT變換,VHDL語言設計, 仿真通過,可以很容易綜合.
上傳時間： 2014-01-18
上傳用戶：coeus
資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：用VHDL語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：450976175
資源簡介：ic設計入門 用VHDL語言設計IC的一些主要方法和說明
上傳時間： 2015-08-17
上傳用戶：zhengzg
資源簡介：硬件出租車記數器完整的VHDL語言設計，可以仿真下載測試
上傳時間： 2015-08-24
上傳用戶：nanshan
資源簡介：seven.vhd 七人表決器VHDL源碼 七人表決器.doc 程序說明
上傳時間： 2015-09-03
上傳用戶：dancnc
資源簡介：清楚地講述了怎樣用VHDL語言設計整數分頻、小數分頻、分數分頻等，是學習VHDL不可多得的好材料！
上傳時間： 2015-09-09
上傳用戶：Andy123456
資源簡介：自己編寫的VHDL語言來實現的lpm_inv0電路，自我感覺還可以，也通過了編譯，如果有需要就下載去看看吧
上傳時間： 2014-12-04
上傳用戶：asasasas
資源簡介：VHDL語言設計資料，學習FPGA設計的好書籍。
上傳時間： 2015-11-25
上傳用戶：l254587896
資源簡介：電子EDA,VHDL語言設計8位的fifo數據緩沖器的VHDL源程序
上傳時間： 2016-01-10
上傳用戶：wweqas
資源簡介：FFT的VHDL語言程序,屬于電子EDA,VHDL語言設計
上傳時間： 2014-12-07
上傳用戶：lwwhust
