相 關(guān) 資 源

• VHDL語(yǔ)言實(shí)現(xiàn)三人表決器控制電路免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言實(shí)現(xiàn)三人表決器控制電路，有優(yōu)先級(jí)自主設(shè)定等功能

  標(biāo)簽： VHDL 語(yǔ)言 三人表決器 控制電路

  上傳時(shí)間： 2013-12-03

  上傳用戶(hù)：a3318966

• 用VHDL語(yǔ)言設(shè)計(jì)三人表決器 新建VHDL設(shè)計(jì)文件并保存 檢查編譯 波形仿真免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)三人表決器 新建VHDL設(shè)計(jì)文件并保存 檢查編譯 波形仿真

  標(biāo)簽： VHDL 語(yǔ)言 三人表決器 設(shè)計(jì)文件

  上傳時(shí)間： 2014-12-07

  上傳用戶(hù)：541657925

• 包含VHDL語(yǔ)言設(shè)計(jì)7人表決器電路和系檢測(cè)器列免費(fèi)下載

  資源簡(jiǎn)介：包含VHDL語(yǔ)言設(shè)計(jì)7人表決器電路和系檢測(cè)器列

  標(biāo)簽： VHDL 語(yǔ)言 表決器 電路

  上傳時(shí)間： 2014-01-05

  上傳用戶(hù)：lhc9102

• VHDL 語(yǔ)言編寫(xiě)的一個(gè)AC0809控制電路,構(gòu)成采樣單片機(jī)的例子.免費(fèi)下載

  資源簡(jiǎn)介：VHDL 語(yǔ)言編寫(xiě)的一個(gè)AC0809控制電路,構(gòu)成采樣單片機(jī)的例子.

  標(biāo)簽： VHDL 0809 AC 語(yǔ)言

  上傳時(shí)間： 2014-12-22

  上傳用戶(hù)：BOBOniu

• 要求用VHDL語(yǔ)言設(shè)計(jì)7人表決器和系列檢測(cè)器免費(fèi)下載

  資源簡(jiǎn)介：要求用VHDL語(yǔ)言設(shè)計(jì)7人表決器和系列檢測(cè)器，檢測(cè)“1111111101111110”

  標(biāo)簽： VHDL 語(yǔ)言 表決器 檢測(cè)器

  上傳時(shí)間： 2013-12-26

  上傳用戶(hù)：asddsd

• 本源碼用VHDL語(yǔ)言實(shí)現(xiàn)了用鍵盤(pán)控制米字管顯示十進(jìn)制免費(fèi)下載

  資源簡(jiǎn)介：本源碼用VHDL語(yǔ)言實(shí)現(xiàn)了用鍵盤(pán)控制米字管顯示十進(jìn)制

  標(biāo)簽： VHDL 源碼 十進(jìn)制 語(yǔ)言

  上傳時(shí)間： 2014-01-18

  上傳用戶(hù)：ccclll

• 用VHDL語(yǔ)言實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路，要求使用8*8點(diǎn)陣顯示計(jì)時(shí)結(jié)果

  標(biāo)簽： VHDL 語(yǔ)言 倒計(jì)時(shí)電路

  上傳時(shí)間： 2013-12-09

  上傳用戶(hù)：aa54

• 用VHDL語(yǔ)言編寫(xiě)的三人表決器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言編寫(xiě)的三人表決器，多數(shù)服從少數(shù)，或者一致通過(guò)。

  標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 三人表決器

  上傳時(shí)間： 2014-01-11

  上傳用戶(hù)：cc1915

• 本程序是用VHDL語(yǔ)言實(shí)現(xiàn)電子密碼鎖功能,整個(gè)系統(tǒng)分為三大模塊,一為控制模塊,二為鍵盤(pán)顯示模塊,三為處理模塊免費(fèi)下載

  資源簡(jiǎn)介：本程序是用VHDL語(yǔ)言實(shí)現(xiàn)電子密碼鎖功能,整個(gè)系統(tǒng)分為三大模塊,一為控制模塊,二為鍵盤(pán)顯示模塊,三為處理模塊

  標(biāo)簽： VHDL 模塊 程序 電子密碼鎖

  上傳時(shí)間： 2014-01-15

  上傳用戶(hù)：hakim

• VHDL實(shí)現(xiàn)的三人表決器免費(fèi)下載

  資源簡(jiǎn)介：VHDL實(shí)現(xiàn)的三人表決器，大家一起交流一下，

  標(biāo)簽： VHDL 三人表決器

  上傳時(shí)間： 2017-01-31

  上傳用戶(hù)：壞天使kk

• 利用VHDL語(yǔ)言實(shí)現(xiàn)單穩(wěn)觸發(fā)電路免費(fèi)下載

  資源簡(jiǎn)介：利用VHDL語(yǔ)言實(shí)現(xiàn)單穩(wěn)觸發(fā)電路，穩(wěn)態(tài)時(shí)間為系統(tǒng)時(shí)鐘的整數(shù)倍。

  標(biāo)簽： VHDL 語(yǔ)言 觸發(fā)電路

  上傳時(shí)間： 2015-06-01

  上傳用戶(hù)：wang0123456789

• 用VHDL語(yǔ)言實(shí)現(xiàn)的控制DS18B20構(gòu)成測(cè)溫儀表的程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的控制DS18B20構(gòu)成測(cè)溫儀表的程序，包含了全部代碼，可顯示最高精度

  標(biāo)簽： VHDL 18B B20 DS

  上傳時(shí)間： 2015-11-04

  上傳用戶(hù)：agent

• 本程序是用VHDL語(yǔ)言實(shí)現(xiàn)對(duì)AD控制免費(fèi)下載

  資源簡(jiǎn)介：本程序是用VHDL語(yǔ)言實(shí)現(xiàn)對(duì)AD控制，內(nèi)含源代碼，仿真結(jié)果及解釋說(shuō)明。相信大家看了就會(huì)明白

  標(biāo)簽： VHDL 程序 控制 語(yǔ)言

  上傳時(shí)間： 2013-11-29

  上傳用戶(hù)：cx111111

• 用VHDL語(yǔ)言實(shí)現(xiàn)交通燈控制的設(shè)計(jì) 這是學(xué)習(xí)VHDL語(yǔ)言的經(jīng)典例子免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)交通燈控制的設(shè)計(jì) 這是學(xué)習(xí)VHDL語(yǔ)言的經(jīng)典例子

  標(biāo)簽： VHDL VHDL 語(yǔ)言 交通燈控制

  上傳時(shí)間： 2016-02-09

  上傳用戶(hù)：Miyuki

• 本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點(diǎn)及功能,使用VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字邏輯,實(shí)現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.免費(fèi)下載

  資源簡(jiǎn)介：本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點(diǎn)及功能,使用VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字邏輯,實(shí)現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.

  標(biāo)簽： COOLRUNNER CPLD VHDL 分

  上傳時(shí)間： 2013-12-18

  上傳用戶(hù)：shawvi

• 利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試免費(fèi)下載

  資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用...

  標(biāo)簽： CPLD VHDL 芯片 時(shí)鐘源

  上傳時(shí)間： 2014-01-02

  上傳用戶(hù)：LIKE

• 這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)的非常實(shí)用的表決器免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用VHDL語(yǔ)言實(shí)現(xiàn)的非常實(shí)用的表決器

  標(biāo)簽： VHDL 語(yǔ)言 表決器

  上傳時(shí)間： 2016-11-10

  上傳用戶(hù)：ardager

• 用VHDL語(yǔ)言實(shí)現(xiàn)的八個(gè)開(kāi)關(guān)控制八個(gè)LED燈的亮滅免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的八個(gè)開(kāi)關(guān)控制八個(gè)LED燈的亮滅，本程序經(jīng)過(guò)實(shí)驗(yàn)箱認(rèn)證，絕對(duì)可用。

  標(biāo)簽： VHDL LED 語(yǔ)言 開(kāi)關(guān)控制

  上傳時(shí)間： 2013-11-28

  上傳用戶(hù)：894898248

• 利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試免費(fèi)下載

  資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)

  標(biāo)簽： CPLD VHDL 芯片 時(shí)鐘源

  上傳時(shí)間： 2013-12-26

  上傳用戶(hù)：qwe1234

• 使用VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字電路全加器功能免費(fèi)下載

  資源簡(jiǎn)介：使用VHDL語(yǔ)言實(shí)現(xiàn)數(shù)字電路全加器功能，算法比較簡(jiǎn)單，供初學(xué)者參考。

  標(biāo)簽： VHDL 語(yǔ)言 數(shù)字電路 全加器

  上傳時(shí)間： 2013-12-10

  上傳用戶(hù)：lhw888

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)

  標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時(shí)間： 2013-08-11

  上傳用戶(hù)：hn891122

• VHDL語(yǔ)言編寫(xiě)三分頻免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言編寫(xiě)三分頻，可以擴(kuò)展實(shí)現(xiàn)任意奇數(shù)

  標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 三分頻

  上傳時(shí)間： 2013-12-01

  上傳用戶(hù)：ynsnjs

• 1.高精度數(shù)字秒表（0.01秒的VHDL語(yǔ)言實(shí)現(xiàn)） 2.具有定時(shí)免費(fèi)下載

  資源簡(jiǎn)介：1.高精度數(shù)字秒表（0.01秒的VHDL語(yǔ)言實(shí)現(xiàn)） 2.具有定時(shí)，暫停，按鍵隨機(jī)存儲(chǔ)，翻頁(yè)回放功能； 3.對(duì)30M時(shí)鐘分頻產(chǎn)生顯示掃描時(shí)鐘 4.精度高達(dá)0.01s,并且可以通過(guò)改變主頻來(lái)更改分頻比和記數(shù)間隔，可控性高。 5.模塊化設(shè)計(jì)，其中的許多函數(shù)可以成為VHDL語(yǔ)言...

  標(biāo)簽： 0.01 VHDL 高精度 數(shù)字秒表

  上傳時(shí)間： 2015-08-16

  上傳用戶(hù)：waitingfy

• 用 VHDL語(yǔ)言實(shí)現(xiàn)鬧鐘功能免費(fèi)下載

  資源簡(jiǎn)介：用 VHDL語(yǔ)言實(shí)現(xiàn)鬧鐘功能，可用于數(shù)字鐘設(shè)計(jì)的單元電路，顯示電路程序。

  標(biāo)簽： VHDL 語(yǔ)言 鬧鐘

  上傳時(shí)間： 2016-06-13

  上傳用戶(hù)：我干你啊

• 該程序是用VHDL語(yǔ)言實(shí)現(xiàn)的時(shí)鐘程序免費(fèi)下載

  資源簡(jiǎn)介：該程序是用VHDL語(yǔ)言實(shí)現(xiàn)的時(shí)鐘程序，用六個(gè)數(shù)碼管分別顯示時(shí)分秒，而且可以實(shí)現(xiàn)控制功能。

  標(biāo)簽： VHDL 程序 時(shí)鐘程序 語(yǔ)言

  上傳時(shí)間： 2013-12-23

  上傳用戶(hù)：2525775

• 該程序是用VHDL語(yǔ)言實(shí)現(xiàn)的揚(yáng)聲器程序免費(fèi)下載

  資源簡(jiǎn)介：該程序是用VHDL語(yǔ)言實(shí)現(xiàn)的揚(yáng)聲器程序，可以通過(guò)不同的按鍵控制發(fā)出不同頻率的聲音。

  標(biāo)簽： VHDL 程序 揚(yáng)聲器 語(yǔ)言

  上傳時(shí)間： 2014-01-23

  上傳用戶(hù)：xfbs821

• 用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)

  標(biāo)簽： VHDL FPGA 語(yǔ)言 交換機(jī)

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：歸海惜雪

• 采用VHDL語(yǔ)言實(shí)現(xiàn)正弦波形的生成，主要使用的dds技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：采用VHDL語(yǔ)言實(shí)現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。

  標(biāo)簽： VHDL dds 語(yǔ)言 正弦

  上傳時(shí)間： 2013-08-09

  上傳用戶(hù)：aeiouetla

• FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： FPGA VHDL 串口 調(diào)試

  上傳時(shí)間： 2013-08-11

  上傳用戶(hù)：362279997

• 此程序用通過(guò)PFGA用VHDL語(yǔ)言實(shí)現(xiàn)了傅立葉變換免費(fèi)下載

  資源簡(jiǎn)介：此程序用通過(guò)PFGA用VHDL語(yǔ)言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用

  標(biāo)簽： PFGA VHDL 程序 傅立葉變換

  上傳時(shí)間： 2013-08-30

  上傳用戶(hù)：tonyshao