MB1501頻率合成器的分頻比設(shè)置源程序
資源簡介:MB1501頻率合成器的分頻比設(shè)置源程序
上傳時間: 2013-12-06
上傳用戶:miaochun888
資源簡介:此為EDA設(shè)計的分頻器模塊??梢詫崿F(xiàn)三種不同的頻率信號,可以通過使用者自由設(shè)置頻率大小
上傳時間: 2013-12-22
上傳用戶:671145514
資源簡介:一個簡單的分頻器代碼,可以套用來作其他頻率的分頻
上傳時間: 2014-06-18
上傳用戶:330402686
資源簡介:了解減法分頻電路的設(shè)計。 (2)內(nèi)容:分析例2.8程序的原理,給出其仿真結(jié)果,說明語句的功能。可以改變程序中的分頻比。引腳鎖定可參考圖2.9。 (3)說明:將CLK2的跳線冒連在2Hz上 。LED1指示輸入頻率,LED2分頻后的結(jié)果。可以看到LED1每閃爍6下,LED2閃...
上傳時間: 2013-12-20
上傳用戶:R50974
資源簡介:MB1504鎖相環(huán)芯片的51單片機驅(qū)動程序,可以根據(jù)需要修改合適的分頻值來完成頻率合成配置.
上傳時間: 2013-12-14
上傳用戶:skfreeman
資源簡介:片機電子鐘的計時脈沖基準(zhǔn)是由外部晶振的頻率經(jīng)過12分頻后提供,采用內(nèi)部的定時/計數(shù)器來實現(xiàn)計時功能。所以,外接晶振頻率精確度直接影響電子鐘計時的準(zhǔn)確性。
上傳時間: 2014-01-20
上傳用戶:13517191407
資源簡介:verilog寫的分頻程序,可以對輸入的頻率分頻
上傳時間: 2016-11-01
上傳用戶:wfeel
資源簡介:pll 的64倍頻 鎖相環(huán)技術(shù)用 實現(xiàn)倍頻 從而達(dá)到對頻率的分頻
上傳時間: 2017-01-03
上傳用戶:yd19890720
資源簡介:用vhdl實現(xiàn)的分頻器,可產(chǎn)生任意對主時鐘的分頻,從而是實現(xiàn)不同頻率pwm的控制
上傳時間: 2016-06-01
上傳用戶:6546544
資源簡介:數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時,將對輸入的時鐘信號有不同的分頻比,數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的,方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。
上傳時間: 2016-10-13
上傳用戶:wangzhen1990
資源簡介:此程序是用硬件描述語言VHDL編寫的分頻程序,實現(xiàn)了不同的頻率輸入。
上傳時間: 2016-11-15
上傳用戶:talenthn
資源簡介:數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當(dāng)在輸入端給定不同輸入數(shù)據(jù)時,將對輸入的時鐘信號有不同的分頻比,例3的數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的,方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。
上傳時間: 2013-12-11
上傳用戶:黑漆漆
資源簡介:這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現(xiàn)的分頻器,通過兩個并行進(jìn)程對輸入信號CLK進(jìn)行8分頻,占空比為1:7
上傳時間: 2017-01-19
上傳用戶:xiaohuanhuan
資源簡介:工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等,希望能給你幫助
上傳時間: 2013-08-10
上傳用戶:sxdtlqqjl
資源簡介:基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap
資源簡介:基于FPGA的直接數(shù)字頻率合成器的設(shè)計與實現(xiàn).
上傳時間: 2013-08-21
上傳用戶:hphh
資源簡介:一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計
上傳時間: 2013-09-01
上傳用戶:909000580
資源簡介:在EDA中,基于數(shù)字頻率合成器的FPGA實現(xiàn)
上傳時間: 2013-09-04
上傳用戶:hanli8870
資源簡介: 在非相參雷達(dá)測試系統(tǒng)中,頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對雷達(dá)測試系統(tǒng)的要求,介紹了一種用DDS激勵PLL的X波段頻率合成器的設(shè)計方案。文中給出了主要的硬件選擇及具體電路設(shè)計,通過對該頻率合成器的相位噪聲和捕獲時間的分析,及對樣機性能的測試,結(jié)...
上傳時間: 2013-10-21
上傳用戶:pkkkkp
資源簡介:利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法
上傳時間: 2013-10-18
上傳用戶:feitian920
資源簡介:利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法
上傳時間: 2013-11-20
上傳用戶:atdawn
資源簡介:一個3分頻器。可進(jìn)一步改裝成實際需要的分頻器使用
上傳時間: 2014-11-28
上傳用戶:ruixue198909
資源簡介:MC145163P型鎖相頻率合成器的原理與應(yīng)用
上傳時間: 2014-03-10
上傳用戶:zhliu007
資源簡介:這是用VHDL語言編寫的一個DDS頻率合成器的源程序
上傳時間: 2013-12-27
上傳用戶:lijinchuan
資源簡介:用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計,采用正弦RAM表,可實現(xiàn)頻率可控的正弦數(shù)字信號,編譯、仿真通過。
上傳時間: 2014-01-04
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計
上傳時間: 2013-12-24
上傳用戶:熊少鋒
資源簡介:基于MC145159的PLL頻率合成器設(shè)計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應(yīng)用實例,為高頻頻率合成器的設(shè)計提供了一個較好的思路.測試結(jié)果證明了設(shè)計的合理性與實用性,系...
上傳時間: 2014-01-17
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:AV系統(tǒng)數(shù)字調(diào)諧PLL頻率合成器的單片機控制 文章利用LC7218PLL頻率合成器在AV領(lǐng)域的電調(diào)諧功能,提出了一個TV/FM/AM全景接收機設(shè)計方案,重點設(shè)計分析了LC7218與單片機之間的I/O數(shù)據(jù)結(jié)構(gòu),顯示了它優(yōu)良的性能。
上傳時間: 2014-01-14
上傳用戶:鳳臨西北
資源簡介:這是一個用VHDL語言寫的分頻程序,可用得著
上傳時間: 2015-12-16
上傳用戶:jiahao131