用vhdl實現(xiàn)的分頻器,可產(chǎn)生任意對主時鐘的分頻,從而是實現(xiàn)不同頻率pwm的控制
資源簡介:用vhdl實現(xiàn)的分頻器,可產(chǎn)生任意對主時鐘的分頻,從而是實現(xiàn)不同頻率pwm的控制
上傳時間: 2016-06-01
上傳用戶:6546544
資源簡介:這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現(xiàn)的分頻器,通過兩個并行進程對輸入信號CLK進行8分頻,占空比為1:7
上傳時間: 2017-01-19
上傳用戶:xiaohuanhuan
資源簡介:vhdl語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。
上傳時間: 2017-07-21
上傳用戶:cylnpy
資源簡介:此程序是用硬件描述語言vhdl編寫的分頻程序,實現(xiàn)了不同的頻率輸入。
上傳時間: 2016-11-15
上傳用戶:talenthn
資源簡介:用FPGA仿真實現(xiàn)數(shù)控分頻器,完整的工程文件
上傳時間: 2014-06-18
上傳用戶:dyctj
資源簡介:本文件介紹的是用VerilogHDL語言設計分頻器和32位計數(shù)器.
上傳時間: 2013-12-15
上傳用戶:縹緲
資源簡介:關于用觸發(fā)器構建簡單分頻器的介紹文檔,圖文并茂,講解詳細
上傳時間: 2015-09-27
上傳用戶:wang5829
資源簡介:基于FPGA的分頻器設計,已經(jīng)通過了仿真(vhdl語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:CPLD_EPM7064程序,運用計數(shù)器實現(xiàn)的分頻程序,vhdl
上傳時間: 2014-01-07
上傳用戶:zhangjinzj
資源簡介:基于vhdl的分頻器設計,這是源碼希望對大家有用。
上傳時間: 2014-01-25
上傳用戶:watch100
資源簡介:該源碼為vhdl語言編寫的分頻器,在W-4b教學平臺上通過驗證
上傳時間: 2016-09-17
上傳用戶:erkuizhang
資源簡介:基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間: 2014-11-18
上傳用戶:songnanhua
資源簡介:利用計數(shù)器和分頻器設計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時(0~23),用HEX3~HEX2顯示分鐘(0~59),用HEX1~HEX0顯示秒鐘(0~59)。
上傳時間: 2014-12-20
上傳用戶:dbs012280
資源簡介:用FPGA實現(xiàn)的ADC采樣器,用vhdl編寫,spi總線
上傳時間: 2017-03-25
上傳用戶:ve3344
資源簡介:基于vhdl的分頻器設計,分頻器在數(shù)字系統(tǒng)設計中應用頻繁
上傳時間: 2017-03-31
上傳用戶:腳趾頭
資源簡介:此為EDA設計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號,可以通過使用者自由設置頻率大小
上傳時間: 2013-12-22
上傳用戶:671145514
資源簡介:這個是用vhdl實現(xiàn)的正負脈寬調(diào)制器,同樣是對新手有幫助,高手不必看了。呵呵
上傳時間: 2013-12-31
上傳用戶:cylnpy
資源簡介:該文檔為基于FPGA的分頻器的設計與實現(xiàn)簡介文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-11-15
上傳用戶:
資源簡介:該文檔為一種基于FPGA的分頻器的實現(xiàn)講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-12-01
上傳用戶:
資源簡介:基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap
資源簡介:vhdl語言描述分頻器,實現(xiàn)2、4、8、16……分頻,經(jīng)過實踐
上傳時間: 2013-12-30
上傳用戶:hongmo
資源簡介:用FPGA實現(xiàn)的ADC采樣器,用vhdl編寫,8個模擬信號通道地址,8位數(shù)據(jù)輸出
上傳時間: 2014-01-10
上傳用戶:星仔
資源簡介:用單片機實現(xiàn)的自動撥號器
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:專輯類-單片機專輯-258冊-4.20G 用單片機實現(xiàn)的自動撥號器-5頁-0.1M.pdf
上傳時間: 2013-04-24
上傳用戶:zhangjt
資源簡介:用fpga實現(xiàn)的DA轉換器,有說明和源碼,VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時間: 2013-08-22
上傳用戶:dudu1210004
資源簡介:用vhdl實現(xiàn)的除法器
上傳時間: 2013-08-28
上傳用戶:wd450412225
資源簡介:用richtext實現(xiàn)的文本編輯器
上傳時間: 2014-01-03
上傳用戶:日光微瀾
資源簡介:用vhdl實現(xiàn)雙向移位寄存器 仿真環(huán)境MAXPLUS-II,QUARTUS-
上傳時間: 2015-04-03
上傳用戶:wab1981
資源簡介:用vhdl實現(xiàn)的鍵盤掃描程序 可以稍微修改就可使用
上傳時間: 2015-04-05
上傳用戶:zhaoq123
資源簡介:一個vhdl實現(xiàn)的測頻計,開發(fā)環(huán)境為任何支持vhdl語言的廠商提供的開發(fā)環(huán)境
上傳時間: 2014-07-31
上傳用戶:水中浮云