VHDL中IP核之參數化加減法器中文使用介紹
資源簡介:VHDL中IP核之參數化加減法器中文使用介紹
上傳時間: 2014-01-15
上傳用戶:cursor
資源簡介:VHDL中IP核之參數化觸發(fā)器中文使用介紹
上傳時間: 2014-01-16
上傳用戶:宋桃子
資源簡介:VHDL中LPM(參數化)庫中文使用介紹
上傳時間: 2013-12-20
上傳用戶:mhp0114
資源簡介:wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信,其接口簡單,速度快 成為ip通信的主流
上傳時間: 2014-01-09
上傳用戶:maizezhen
資源簡介:soc中IP核集成時所采用的一種片上總線,開發(fā)的,為opencores所采用,wishbone片上總線指南
上傳時間: 2014-01-23
上傳用戶:colinal
資源簡介:DMA VHDL 設計IP核經常遇到大數據交換要用DMA,本IP核來自開源組織,免費開源版
上傳時間: 2013-12-12
上傳用戶:lixinxiang
資源簡介:該文檔為FPGA中IP核的生成講解資料,講解的還不錯,感興趣的可以下載看看…………………………
上傳時間: 2021-11-10
上傳用戶:
資源簡介:FreeRTOS生態(tài)系統(tǒng)之CLI-命令行接口中文使用手冊? ? ??
上傳時間: 2022-07-20
上傳用戶:
資源簡介:摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設計中的應用 并給出了其在RISC8 框架 CPU 核中的下載實例.
上傳時間: 2014-07-11
上傳用戶:lunshaomo
資源簡介:mcs51的VHDL IP核,是每個學習FPGA的必經之路,希望一起探討
上傳時間: 2014-01-14
上傳用戶:wuyuying
資源簡介:單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設計的體系結構與指令系統(tǒng),所以它最能滿足嵌入式系統(tǒng)的應用要求。Intel公司生產的MCS-51系列單片機是我國目前...
上傳時間: 2013-06-21
上傳用戶:stampede
資源簡介:本文以某型號接收機的應用為背景,主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括:碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...
上傳時間: 2013-04-24
上傳用戶:waizhang
資源簡介:單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設計的體系結構與指令系統(tǒng),所以它最能滿足嵌入式系統(tǒng)的應用要求。Intel公司生產的MCS-51系列單片機是我國目前...
上傳時間: 2013-04-24
上傳用戶:1417818867
資源簡介:隨著雷達信號處理技術的不斷發(fā)展,通用化、系統(tǒng)化、模塊化的設計標準日益受到人們的重視,而FPGA和可復用IP核技術的發(fā)展使之成為可能。文中從三個方面進行IP內核的開發(fā),一是采用硬件描述語言實現雷達信號處理IP核設計;二...
上傳時間: 2013-05-21
上傳用戶:tccc
資源簡介: IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有兩個文件對我們比較有用,假設生成了一個 asyn_fifo 的核,則asyn_fifo.veo 給出了例化該核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_f...
上傳時間: 2013-10-20
上傳用戶:lingfei
資源簡介: IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有兩個文件對我們比較有用,假設生成了一個 asyn_fifo 的核,則asyn_fifo.veo 給出了例化該核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_f...
上傳時間: 2013-11-02
上傳用戶:誰偷了我的麥兜
資源簡介:IP核生成器生成 ip 后有兩個文件對我們比較有用,假設生成了一個 asyn_fifo 的核,則 asyn_fifo.veo 給出了例化該核方式(或者在 Edit->Language Template->COREGEN 中找到 verilog/VHDL 的例化方式)。asyn_fifo.v 是該核的行為模型,主要調用了 xilinx ...
上傳時間: 2014-01-05
上傳用戶:頂得柱
資源簡介:當前,片上系統(tǒng)(SOC)已成為系統(tǒng)實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業(yè)逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為...
上傳時間: 2013-06-12
上傳用戶:mqien
資源簡介:當前,片上系統(tǒng)(SOC)已成為系統(tǒng)實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業(yè)逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為...
上傳時間: 2013-04-24
上傳用戶:rockjablew
資源簡介:關于FPGA的一些常識及含IP核的VHDL設計源代碼。
上傳時間: 2013-09-03
上傳用戶:tsfh
資源簡介:用VHDL語言進行MCS-51兼容單片機IP核開發(fā) ?
上傳時間: 2013-10-28
上傳用戶:nem567397
資源簡介:FFT變換的IP核的源代碼 VHDL~
上傳時間: 2015-03-15
上傳用戶:bjgaofei
資源簡介:這是一個I2C串行數據通信協(xié)議以VHDL硬件描述語言實現的IP核,可直接編譯運行
上傳時間: 2015-04-27
上傳用戶:chenbhdt
資源簡介:關于FPGA的一些常識及含IP核的VHDL設計源代碼。
上傳時間: 2013-12-11
上傳用戶:xmsmh
資源簡介:8051的VHDL IP核,很不錯的東西
上傳時間: 2014-01-09
上傳用戶:小碼農lz
資源簡介:8051微控制器的ip 核的VHDL源代碼,其中包含了相應的測試程序.
上傳時間: 2014-01-22
上傳用戶:784533221
資源簡介:探討RISC32處理器設計中三個關鍵問題包括多媒體指令集擴展設計、流水線微結構優(yōu)化設計以及使RISC32成為一個真正IP核的其他相關設計問題
上傳時間: 2014-08-09
上傳用戶:hwl453472107
資源簡介:該程序是VHDL語言編寫的fft變換的IP核代碼,程序中共包含了36個.vhd文件
上傳時間: 2013-12-25
上傳用戶:來茴
資源簡介:VHDL語言編寫的fft變換的IP核代碼 對算法感興趣的可以
上傳時間: 2015-11-22
上傳用戶:ztj182002
資源簡介:128點fft的IP核VHDL源代碼,另有其控制代碼。
上傳時間: 2013-11-29
上傳用戶:jjj0202