相 關(guān) 資 源

• fpga設(shè)計中DAC控制的Verilog實現(xiàn)修訂稿免費下載

  資源簡介：該文檔為fpga設(shè)計中DAC控制的Verilog實現(xiàn)修訂稿資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga

  上傳時間： 2021-11-10

  上傳用戶：qingfengchizhu

• fpga設(shè)計中DAC控制的Verilog實現(xiàn)免費下載

  資源簡介：該文檔為fpga設(shè)計中DAC控制的Verilog實現(xiàn)資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga dac verilog

  上傳時間： 2021-11-07

  上傳用戶：

• 影響fpga設(shè)計中時鐘因素的探討免費下載

  資源簡介：影響fpga設(shè)計中時鐘因素的探討,能幫組fpga的設(shè)計

  標(biāo)簽： fpga 時鐘

  上傳時間： 2013-08-05

  上傳用戶：wkxiian

• fpga設(shè)計中關(guān)鍵問題的研究免費下載

  資源簡介：fpga設(shè)計中關(guān)鍵問題的研究

  標(biāo)簽： fpga

  上傳時間： 2013-09-04

  上傳用戶：wd450412225

• fpga設(shè)計中關(guān)鍵問題的研究免費下載

  資源簡介：fpga設(shè)計中關(guān)鍵問題的研究

  標(biāo)簽： fpga

  上傳時間： 2014-01-18

  上傳用戶：WMC_geophy

• itu656視頻模擬源 可以在fpga設(shè)計中驗證你的系統(tǒng) 丟不丟數(shù)據(jù) zhichiyixia免費下載

  資源簡介：itu656視頻模擬源 可以在fpga設(shè)計中驗證你的系統(tǒng) 丟不丟數(shù)據(jù) zhichiyixia

  標(biāo)簽： zhichiyixia fpga itu 656

  上傳時間： 2017-04-23

  上傳用戶：zq70996813

• 影響fpga設(shè)計中時鐘因素的探討,能幫組fpga的設(shè)計免費下載

  資源簡介：影響fpga設(shè)計中時鐘因素的探討,能幫組fpga的設(shè)計

  標(biāo)簽： fpga 時鐘

  上傳時間： 2017-09-05

  上傳用戶：chongcongying

• 】通過建立倒立擺系統(tǒng)的數(shù)學(xué)模型,應(yīng)用狀態(tài)反饋控制配置系統(tǒng)極點設(shè)計倒立擺系統(tǒng)的 控制器,實現(xiàn)其狀態(tài)反饋,從而使倒立擺系統(tǒng)穩(wěn)定工作。之后通過MA TLAB 軟件中Simulink 工具對倒立擺的運動進(jìn)免費下載

  資源簡介：】通過建立倒立擺系統(tǒng)的數(shù)學(xué)模型,應(yīng)用狀態(tài)反饋控制配置系統(tǒng)極點設(shè)計倒立擺系統(tǒng)的 控制器,實現(xiàn)其狀態(tài)反饋,從而使倒立擺系統(tǒng)穩(wěn)定工作。之后通過MA TLAB 軟件中Simulink 工具對倒立擺的運動進(jìn)行計算機(jī)仿真,仿真結(jié)果表明,所設(shè)計方法可使系統(tǒng)穩(wěn)定工作并具有良 ...

  標(biāo)簽： Simulink TLAB 倒立擺系統(tǒng) 狀態(tài)

  上傳時間： 2015-12-13

  上傳用戶：秦莞爾w

• 是數(shù)字信號處理的fpga實現(xiàn)中所有程序（書中為VHDL)的verilog代碼免費下載

  資源簡介：是數(shù)字信號處理的fpga實現(xiàn)中所有程序（書中為VHDL)的verilog代碼，很好，很有用

  標(biāo)簽： verilog fpga VHDL 數(shù)字信號處理

  上傳時間： 2014-08-17

  上傳用戶：lacsx

• 用fpga實現(xiàn)SRAM讀寫控制的Verilog代碼講解免費下載

  資源簡介：該文檔為用fpga實現(xiàn)SRAM讀寫控制的Verilog代碼講解資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga sram verilog

  上傳時間： 2021-10-21

  上傳用戶：trh505

• 基于fpga的UART設(shè)計的Verilog實現(xiàn)程序的簡介免費下載

  資源簡介：該文檔為基于fpga的UART設(shè)計的Verilog實現(xiàn)程序的簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga uart verilog

  上傳時間： 2021-10-23

  上傳用戶：

• 基于fpga的UART設(shè)計的Verilog實現(xiàn)程序簡介免費下載

  資源簡介：該文檔為基于fpga的UART設(shè)計的Verilog實現(xiàn)程序簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： fpga uart verilog

  上傳時間： 2021-11-27

  上傳用戶：默默

• Matlabsimulink 在fpga 設(shè)計中的應(yīng)用免費下載

  資源簡介：Matlabsimulink 在fpga 設(shè)計中的應(yīng)用

  標(biāo)簽： Matlabsimulink fpga 中的應(yīng)用

  上傳時間： 2013-08-08

  上傳用戶：w50403

• fpga設(shè)計中的低功耗解決方案免費下載

  資源簡介：fpga設(shè)計中的低功耗解決方案\r\nfpga設(shè)計中的低功耗解決方案

  標(biāo)簽： fpga 低功耗 方案

  上傳時間： 2013-08-10

  上傳用戶：zw380105939

• 流水線技術(shù)在fpga設(shè)計中的應(yīng)用 pdf免費下載

  資源簡介：流水線技術(shù)在fpga設(shè)計中的應(yīng)用 pdf\\r\\n

  標(biāo)簽： fpga 流水線技術(shù) 中的應(yīng)用

  上傳時間： 2013-08-11

  上傳用戶：lanjisu111

• fpga設(shè)計中的誤解。包括成本節(jié)約免費下載

  資源簡介：fpga設(shè)計中的誤解。包括成本節(jié)約，低功耗設(shè)計，系統(tǒng)效率，信號完整性，可靠性設(shè)計

  標(biāo)簽： fpga

  上傳時間： 2013-08-15

  上傳用戶：zhuce80001

• 分析了MATLAB/Simulink 中DSP Builder 模塊庫在fpga 設(shè)計中優(yōu)點免費下載

  資源簡介：分析了MATLAB/Simulink 中DSP Builder 模塊庫在fpga 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對...

  標(biāo)簽： Simulink Builder MATLAB fpga

  上傳時間： 2013-08-20

  上傳用戶：herog3

• Matlab_simulink在fpga設(shè)計中的應(yīng)用免費下載

  資源簡介：Matlab_simulink在fpga設(shè)計中的應(yīng)用

  標(biāo)簽： Matlab_simulink fpga 中的應(yīng)用

  上傳時間： 2013-08-27

  上傳用戶：古谷仁美

• 在fpga設(shè)計中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計調(diào)整免費下載

  資源簡介：在fpga設(shè)計中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計調(diào)整，對于fpga的設(shè)計者來說具有較好的學(xué)習(xí)作用。

  標(biāo)簽： fpga 毛刺 相關(guān)設(shè)計

  上傳時間： 2013-08-31

  上傳用戶：行旅的喵

• CPLD/fpga設(shè)計中的時鐘應(yīng)用講解及其實例免費下載

  資源簡介：CPLD/fpga設(shè)計中的時鐘應(yīng)用講解 及其實例

  標(biāo)簽： CPLD fpga 時鐘

  上傳時間： 2013-09-01

  上傳用戶：3到15

• 大型設(shè)計中fpga的多時鐘設(shè)計策略,很詳細(xì)的描述了在fpga設(shè)計中時鐘設(shè)計的方法免費下載

  資源簡介：大型設(shè)計中fpga的多時鐘設(shè)計策略,很詳細(xì)的描述了在fpga設(shè)計中時鐘設(shè)計的方法

  標(biāo)簽： fpga 大型 多時鐘 策略

  上傳時間： 2013-09-04

  上傳用戶：妄想演繹師

• fpga設(shè)計中的基本問題免費下載

  資源簡介：第6章 fpga設(shè)計中的基本問題

  標(biāo)簽： fpga

  上傳時間： 2013-11-06

  上傳用戶：hongmo

• 大規(guī)模fpga設(shè)計中的多點綜合技術(shù)免費下載

  資源簡介：? 本文介紹了在大規(guī)模fpga設(shè)計中可以提高綜合效率和效果的多點綜合技術(shù)，本文適合大規(guī)模fpga的設(shè)計者和Synplify pro的用戶閱讀。 ?

  標(biāo)簽： fpga 大規(guī)模 多點

  上傳時間： 2013-11-23

  上傳用戶：lbbyxmraon

• 分頻器是fpga設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL免費下載

  資源簡介：分頻器是fpga設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴(yán)格的設(shè)計，通過自主設(shè)計進(jìn)行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...

  標(biāo)簽： altera fpga PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx

• fpga設(shè)計中常要考慮降低功耗免費下載

  資源簡介：fpga設(shè)計中常要考慮降低功耗，其中介紹了一些很實用的辦法。

  標(biāo)簽： fpga 低功耗

  上傳時間： 2013-09-01

  上傳用戶：yqs138168

• fpga設(shè)計中的基本問題免費下載

  資源簡介：第6章 fpga設(shè)計中的基本問題

  標(biāo)簽： fpga

  上傳時間： 2014-12-04

  上傳用戶：shfanqiwei

• 大規(guī)模fpga設(shè)計中的多點綜合技術(shù)免費下載

  資源簡介：? 本文介紹了在大規(guī)模fpga設(shè)計中可以提高綜合效率和效果的多點綜合技術(shù)，本文適合大規(guī)模fpga的設(shè)計者和Synplify pro的用戶閱讀。 ?

  標(biāo)簽： fpga 大規(guī)模 多點

  上傳時間： 2013-11-04

  上傳用戶：變形金剛

• 大型設(shè)計中fpga的多時鐘設(shè)計策略,很詳細(xì)的描述了在fpga設(shè)計中時鐘設(shè)計的方法免費下載

  資源簡介：大型設(shè)計中fpga的多時鐘設(shè)計策略,很詳細(xì)的描述了在fpga設(shè)計中時鐘設(shè)計的方法

  標(biāo)簽： fpga 大型 多時鐘 策略

  上傳時間： 2015-04-14

  上傳用戶：wyc199288

• fpga設(shè)計的指導(dǎo)原則,對在fpga設(shè)計中的一些問題給出了解決的方案,并給出了一些設(shè)計的原則免費下載

  資源簡介：fpga設(shè)計的指導(dǎo)原則,對在fpga設(shè)計中的一些問題給出了解決的方案,并給出了一些設(shè)計的原則

  標(biāo)簽： fpga 方案

  上傳時間： 2015-06-14

  上傳用戶：evil

• fpga同步設(shè)計技術(shù),對在fpga設(shè)計中出現(xiàn)的同步問題,毛刺的處理等問題,給出了相應(yīng)的對策免費下載

  資源簡介：fpga同步設(shè)計技術(shù),對在fpga設(shè)計中出現(xiàn)的同步問題,毛刺的處理等問題,給出了相應(yīng)的對策

  標(biāo)簽： fpga 同步設(shè)計 毛刺

  上傳時間： 2015-06-14

  上傳用戶：qoovoop