亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

  • 資源大小:24884 K
  • 上傳時間: 2022-05-11
  • 上傳用戶:qingfengchizhu
  • 資源積分:2 下載積分
  • 標      簽: altera intel cyclone10

資 源 簡 介

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。


QM_Cyclone10_10CL006開發板主要特征參數如下所示:

? 主控FPGA:10CL006YU256C8G;

? 主控FPGA外部時鐘源頻率:50MHz;

? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源;

? 10CL006YU256C8G芯片邏輯單元數為6K LE;

? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源;

? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;

? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試;

? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試;

? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口,采用雙排10p、2.54mm的排針;

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程


相 關 資 源

主站蜘蛛池模板: 双城市| 从化市| 合肥市| 绥滨县| 丰台区| 岫岩| 烟台市| 吉安县| 双牌县| 阳信县| 吴堡县| 根河市| 乌兰察布市| 泰安市| 南岸区| 杭锦旗| 黄陵县| 湖北省| 元阳县| 太原市| 云安县| 唐山市| 介休市| 阜康市| 丹阳市| 汾西县| 潼南县| 卓资县| 驻马店市| 丁青县| 湛江市| 六枝特区| 布尔津县| 广南县| 安丘市| 平乐县| 正宁县| 祁东县| 阿城市| 封丘县| 翁源县|