亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

  • 資源大小:24884 K
  • 上傳時間: 2022-05-11
  • 上傳用戶:qingfengchizhu
  • 資源積分:2 下載積分
  • 標      簽: altera intel cyclone10

資 源 簡 介

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。


QM_Cyclone10_10CL006開發板主要特征參數如下所示:

? 主控FPGA:10CL006YU256C8G;

? 主控FPGA外部時鐘源頻率:50MHz;

? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源;

? 10CL006YU256C8G芯片邏輯單元數為6K LE;

? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源;

? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;

? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試;

? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試;

? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口,采用雙排10p、2.54mm的排針;

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程

Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程


相 關 資 源

主站蜘蛛池模板: 兰坪| 奉化市| 清水河县| 油尖旺区| 平利县| 湛江市| 平阳县| 平湖市| 五台县| 宜昌市| 永福县| 百色市| 大邑县| 易门县| 鄯善县| 榆社县| 长武县| 天全县| 宝坻区| 镇安县| 济宁市| 凌海市| 囊谦县| 林周县| 调兵山市| 天门市| 宝兴县| 康保县| 苍溪县| 璧山县| 高台县| 双鸭山市| 瑞昌市| 乐业县| 顺昌县| 沂源县| 天全县| 呼和浩特市| 勐海县| 天柱县| 新野县|