亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > VerilogHDL那些事兒——整合篇

VerilogHDL那些事兒——整合篇

  • 資源大小:43247 K
  • 上傳時間: 2022-06-13
  • 上傳用戶:hao123
  • 資源積分:2 下載積分
  • 標      簽: verilogl

資 源 簡 介

筆者詳細的談論許多在整合里會出現的微妙思路,如:如何
把計數器/定時器整合在某個步驟里,從何提升模塊解讀性和擴展性。此外,在整合篇
還有一個重要的討論,那就是 for,while 和 do ... while 等循環。這些都是一些順
序語言的佼佼者,可是在 Verilog HDL 語言里它們就黯然失色。

整合篇所討論的內容不單是循環而已,整合篇的第二個重點是理想時序和物理時序
的整合。說實話,筆者自身也認為要結合“兩個時序”是一件苦差事,理想時序是 Verilog
的行為,物理時序則是硬件的行為。不過在它們兩者之間又有微妙的 “黏糊點”,只要
稍微利用一下這個“黏糊點”我們就可以非常輕松的寫出符合“兩個時序”的模塊,但
是前提條件是充足了解“理想時序”。
整合篇里還有一個重點,那就是“精密控時”。實現“精密控時”最笨的方法是被動式
的設計方法,亦即一邊仿真,一邊估算時鐘的控制精度。這顯然是非常“傳統”而且“古
老”的方法,雖然有效但往往就是最費精神和時間的。相反的,主動式是一種講求在代
碼上和想象上實現“精密控時”的設計方法。主動式的設計方法是基于“理想時序”“建
模技巧”和“仿順序操作”作為后盾的整合技巧。不說筆者吹牛,如果采用主動式的設
計方法驅動 IIC 和 SDRAM 硬件,任何一段代碼都是如此合情合理。

相 關 資 源

主站蜘蛛池模板: 天长市| 德清县| 阳原县| 莒南县| 綦江县| 图片| 黄龙县| 津市市| 洛扎县| 灵宝市| 大兴区| 翁牛特旗| 讷河市| 鹤庆县| 吐鲁番市| 岐山县| 林甸县| 郑州市| 禄劝| 靖宇县| 宁强县| 玛曲县| 宁武县| 竹山县| 乐昌市| 珠海市| 临邑县| 廉江市| 出国| 池州市| 广州市| 环江| 岳阳县| 海兴县| 正阳县| 保山市| 绍兴市| 潞城市| 辽宁省| 重庆市| 方城县|