基于CPLD的DDS函數(shù)發(fā)生器，可通過(guò)AVR單片機(jī)控制CPLD達(dá)到所要求的結(jié)果，最后通過(guò)液晶顯示。
資源簡(jiǎn)介：摘要：論述了利用FPGA的系統(tǒng)級(jí)設(shè)計(jì)工具DSP Builder開(kāi)發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，討論了改變輸出信號(hào)頻率、幅度、相位的設(shè)計(jì)方法。系統(tǒng)基于Ahera公司的Cyclone系列FPGA，配合Silicon Labs公司高性能C8051F340單片機(jī)實(shí)現(xiàn)，給出了系統(tǒng)的軟件仿真結(jié)果并完成...
上傳時(shí)間： 2022-07-11
上傳用戶：
資源簡(jiǎn)介：基于FPGA的DDS信號(hào)發(fā)生器的簡(jiǎn)單實(shí)現(xiàn)。這種方法簡(jiǎn)單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。 DDS（直接數(shù)字合成）是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。
上傳時(shí)間： 2013-08-13
上傳用戶：zl5712176
資源簡(jiǎn)介：基于CPLD的FSK信號(hào)發(fā)生器的設(shè)計(jì).PDF
上傳時(shí)間： 2013-09-03
上傳用戶：zhuyibin
資源簡(jiǎn)介：基于c5000的cos函數(shù)發(fā)生器，練習(xí)作業(yè)
上傳時(shí)間： 2013-12-21
上傳用戶：aysyzxzm
資源簡(jiǎn)介：基于CPLD的FSK信號(hào)發(fā)生器的設(shè)計(jì).PDF
上傳時(shí)間： 2013-12-14
上傳用戶：mikesering
資源簡(jiǎn)介：基于AD9851的DDS信號(hào)發(fā)生器的c語(yǔ)言編程
上傳時(shí)間： 2013-12-06
上傳用戶：jeffery
資源簡(jiǎn)介：基于FPGA的DDS信號(hào)發(fā)生器的簡(jiǎn)單實(shí)現(xiàn)。DDS（直接數(shù)字合成）是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。這種方法簡(jiǎn)單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。
上傳時(shí)間： 2017-02-06
上傳用戶：caiiicc
資源簡(jiǎn)介：基于LabVIEW的任意函數(shù)發(fā)生器，使用LabVIEW實(shí)現(xiàn)的波形發(fā)生器，pdf文檔
上傳時(shí)間： 2017-07-17
上傳用戶：ruan2570406
資源簡(jiǎn)介：采用LabVIEW軟件構(gòu)建了一個(gè)基于計(jì)算機(jī)的虛擬函數(shù)發(fā)生器。文中首先介紹了信號(hào)發(fā)生器的發(fā)展?fàn)顩r，并在此基礎(chǔ)上研究通用函數(shù)發(fā)生器的分類和主要性能指標(biāo)。之后通過(guò)研究對(duì)數(shù)據(jù)采集卡的使用，完成虛擬函數(shù)發(fā)生器的硬件設(shè)計(jì)。再參照通用函數(shù)發(fā)生器的功能模塊，采用L...
上傳時(shí)間： 2017-07-31
上傳用戶：llandlu
資源簡(jiǎn)介：基于CPLD的三相多波形函數(shù)發(fā)生器資料
上傳時(shí)間： 2013-11-13
上傳用戶：qwe1234
資源簡(jiǎn)介：0025、基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計(jì)論文資料
上傳時(shí)間： 2014-04-09
上傳用戶：yyyyyyyy
資源簡(jiǎn)介：0167、基于CPLD的三相多波形函數(shù)發(fā)生器論文資料
上傳時(shí)間： 2014-04-09
上傳用戶：止絮那夏
資源簡(jiǎn)介：基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF
上傳時(shí)間： 2013-09-02
上傳用戶：lnnn30
資源簡(jiǎn)介：基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF
上傳時(shí)間： 2014-01-14
上傳用戶：cursor
資源簡(jiǎn)介：基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的DDS信號(hào)發(fā)生器
上傳時(shí)間： 2013-12-26
上傳用戶：semi1981
資源簡(jiǎn)介：基于FPGA的DDS正弦信號(hào)發(fā)生器,信號(hào)失真小，頻率穩(wěn)定，可調(diào)
上傳時(shí)間： 2013-12-22
上傳用戶：saharawalker
資源簡(jiǎn)介：用FPGA做的DDS函數(shù)信號(hào)發(fā)生器，希望大家喜歡
上傳時(shí)間： 2017-05-06
上傳用戶：thinode
資源簡(jiǎn)介：基于EDA技術(shù)的智能函數(shù)發(fā)生器的設(shè)計(jì)，基于EDA技術(shù)，pdf文檔
上傳時(shí)間： 2013-12-08
上傳用戶：sammi
資源簡(jiǎn)介：基于8255的LCD函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)
上傳時(shí)間： 2014-01-02
上傳用戶：1109003457
資源簡(jiǎn)介：402-基于LabVIEW的虛擬函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)
上傳時(shí)間： 2021-10-22
上傳用戶：
資源簡(jiǎn)介：eda設(shè)計(jì)基于CPLD的信號(hào)發(fā)生器設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2022-02-06
上傳用戶：aben
資源簡(jiǎn)介：基于AD9850的數(shù)字信號(hào)發(fā)生器程序，包括延時(shí)子程序，將控制字寫(xiě)入AD9850子程序和主函數(shù)
上傳時(shí)間： 2013-12-13
上傳用戶：Breathe0125
資源簡(jiǎn)介：基于AD9850的正弦波發(fā)生器的源碼，運(yùn)用單片機(jī)AT89S52對(duì)DDS芯片AD9850進(jìn)行控制，通過(guò)鍵盤(pán)輸入實(shí)現(xiàn)任意頻率值的正弦波信號(hào)的發(fā)生
上傳時(shí)間： 2014-01-10
上傳用戶：helmos
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2013-04-24
上傳用戶：zhf1234
資源簡(jiǎn)介：·基于FPGA的m序列發(fā)生器實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：gengxiaochao
資源簡(jiǎn)介：基于CPLD的光積分時(shí)間可調(diào)線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)
上傳時(shí)間： 2013-08-15
上傳用戶：lalalal
資源簡(jiǎn)介：verilog編寫(xiě)基于fpga的DDS實(shí)現(xiàn)
上傳時(shí)間： 2013-08-19
上傳用戶：neu_liyan
資源簡(jiǎn)介：基于CPLD的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語(yǔ)言設(shè)計(jì)\r\n對(duì)大家比較有用
上傳時(shí)間： 2013-08-20
上傳用戶：sk5201314
資源簡(jiǎn)介：基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選
上傳時(shí)間： 2013-08-21
上傳用戶：jiahao131
資源簡(jiǎn)介：一種基于CPLD 的PWM控制電路設(shè)計(jì)，僅供參考
上傳時(shí)間： 2013-08-22
上傳用戶：wxqman
