相 關(guān) 資 源

• 華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和asic的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和asic的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到asic...

  標(biāo)簽： FPGA asic 設(shè)計(jì)流程 華為

  上傳時(shí)間： 2016-04-26

  上傳用戶：lmeeworm

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和asic的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到asic...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-22

  上傳用戶：shengyj12345

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和asic的原型驗(yàn)證。編寫本流程的目的是： l???????? 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。 l???????? 形成風(fēng)格良好和完整的文檔。 l???????? 實(shí)...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-24

  上傳用戶：xmsmh

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和asic的原型驗(yàn)證。編寫本流程的目的是： l???????? 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。 l???????? 形成風(fēng)格良好和完整的文檔。 l???????? 實(shí)...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-09

  上傳用戶：cc1015285075

• 數(shù)字邏輯電路的asic設(shè)計(jì).pdf.rar免費(fèi)下載

  資源簡(jiǎn)介：書名:數(shù)字邏輯電路的asic設(shè)計(jì)/實(shí)用電子電路設(shè)計(jì)叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學(xué)出版社 原價(jià)：30.00 出版日期：2004-9-1 ISBN：9787030133960 字?jǐn)?shù)：348000 頁(yè)數(shù)：293 印次： 版次：1 紙張：膠版...

  標(biāo)簽： asic 數(shù)字邏輯電路

  上傳時(shí)間： 2013-06-15

  上傳用戶：龍飛艇

• 華為FPGA設(shè)計(jì)流程指南.rar免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南，非常好的資料!特別是新手，認(rèn)真學(xué)習(xí)后，能使自已的水平提高。

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-07-24

  上傳用戶：清風(fēng)冷雨

• QuartusII軟件設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：QuartusII軟件設(shè)計(jì)流程:比較清楚的介紹了QuartusII軟件設(shè)計(jì)流程,適合初學(xué)者

  標(biāo)簽： QuartusII 軟件設(shè)計(jì) 流程

  上傳時(shí)間： 2013-06-02

  上傳用戶：plsee

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南.......華為FPGA設(shè)計(jì)流程指南

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-05-29

  上傳用戶：1134473521

• 高級(jí)asic芯片綜合免費(fèi)下載

  資源簡(jiǎn)介：·【內(nèi)容簡(jiǎn)介】本書第2版描述了使用Synopsys工具進(jìn)行asic芯片綜合、物理綜合、形式驗(yàn)證和靜態(tài)時(shí)序分析的最新概念和技術(shù)，同時(shí)針對(duì)VDSM(超深亞微米)工藝的完整asic設(shè)計(jì)流程的設(shè)計(jì)方法進(jìn)行了深入的探討。.本書的重點(diǎn)是使用Synopsys32具解決各種VDSM問(wèn)題的實(shí)際應(yīng)...

  標(biāo)簽： asic 芯片

  上傳時(shí)間： 2013-05-20

  上傳用戶：diets

• FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南\r\n介紹基本的設(shè)計(jì)方法

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-08

  上傳用戶：佳期如夢(mèng)

• 簡(jiǎn)單介紹FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-10

  上傳用戶：gaoqinwu

• VHDL FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：VHDL FPGA 設(shè)計(jì)流程，基本原理和方法，比較全面。

  標(biāo)簽： VHDL FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-12

  上傳用戶：china97wan

• FPGA設(shè)計(jì)流程:全面了解fpga的開發(fā)過(guò)程免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程:全面了解fpga的開發(fā)過(guò)程

  標(biāo)簽： FPGA fpga 設(shè)計(jì)流程 過(guò)程

  上傳時(shí)間： 2013-08-15

  上傳用戶：wanghui2438

• FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-18

  上傳用戶：daguogai

• 1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。

  標(biāo)簽： FPGA 嵌入微處理器 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-08

  上傳用戶：ljj722

• 1.3 FPGA的設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 1.3 設(shè)計(jì)流程

  上傳時(shí)間： 2013-10-09

  上傳用戶：lwwhust

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2014-12-28

  上傳用戶：18888888888

• ISE13設(shè)計(jì)流程詳解免費(fèi)下載

  資源簡(jiǎn)介：ISE13[1].1_設(shè)計(jì)流程詳解

  標(biāo)簽： ISE 13 設(shè)計(jì)流程

  上傳時(shí)間： 2013-10-14

  上傳用戶：hebmuljb

• Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).

  標(biāo)簽： Alter FPGA DSP 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-13

  上傳用戶：caixiaoxu26

• 1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。

  標(biāo)簽： FPGA 嵌入微處理器 設(shè)計(jì)流程

  上傳時(shí)間： 2015-01-01

  上傳用戶：ghostparker

• 1.3 FPGA的設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 1.3 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-03

  上傳用戶：xiehao13

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2015-01-01

  上傳用戶：sunshie

• ISE13設(shè)計(jì)流程詳解免費(fèi)下載

  資源簡(jiǎn)介：ISE13[1].1_設(shè)計(jì)流程詳解

  標(biāo)簽： ISE 13 設(shè)計(jì)流程

  上傳時(shí)間： 2015-01-01

  上傳用戶：kbnswdifs

• Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).

  標(biāo)簽： Alter FPGA DSP 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-07

  上傳用戶：dudu1210004

• 上海交大asic設(shè)計(jì)ppt免費(fèi)下載

  資源簡(jiǎn)介：上海交大asic設(shè)計(jì)ppt

  標(biāo)簽： asic 海

  上傳時(shí)間： 2015-02-07

  上傳用戶：225588

• asic設(shè)計(jì)教程免費(fèi)下載

  資源簡(jiǎn)介：asic設(shè)計(jì)教程

  標(biāo)簽： asic 設(shè)計(jì)教程

  上傳時(shí)間： 2013-11-26

  上傳用戶：songyue1991

• 北京里工大學(xué)asic設(shè)計(jì)研究所的100個(gè) VHDL程序設(shè)計(jì)例子免費(fèi)下載

  資源簡(jiǎn)介：北京里工大學(xué)asic設(shè)計(jì)研究所的100個(gè) VHDL程序設(shè)計(jì)例子

  標(biāo)簽： asic VHDL 100 大學(xué)

  上傳時(shí)間： 2014-01-25

  上傳用戶：lz4v4

• 該文件是asic設(shè)計(jì)中如何寫測(cè)試文件的專著免費(fèi)下載

  資源簡(jiǎn)介：該文件是asic設(shè)計(jì)中如何寫測(cè)試文件的專著

  標(biāo)簽： asic 測(cè)試

  上傳時(shí)間： 2015-05-14

  上傳用戶：zhanditian

• 這是銀行讀卡器的設(shè)計(jì)資料。介紹了整個(gè)設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：這是銀行讀卡器的設(shè)計(jì)資料。介紹了整個(gè)設(shè)計(jì)流程，還有芯片資料。希望對(duì)你有用。

  標(biāo)簽： 讀卡器 設(shè)計(jì)資料 設(shè)計(jì)流程

  上傳時(shí)間： 2014-01-24

  上傳用戶：zhuyibin

• 介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的asic設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的asic設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...

  標(biāo)簽： FPGA asic 多功能 可編程邏輯器件

  上傳時(shí)間： 2014-07-27

  上傳用戶：llandlu