數(shù)字邏輯電路的ASIC設(shè)計數(shù)字邏輯電路的ASIC設(shè)計
資源簡介：書名:數(shù)字邏輯電路的ASIC設(shè)計/實用電子電路設(shè)計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學(xué)出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數(shù)：348000 頁數(shù)：293 印次： 版次：1 紙張：膠版...
上傳時間： 2013-06-15
上傳用戶：龍飛艇
資源簡介：數(shù)字受控電路的硬件設(shè)計，可參考的資料。本人曾經(jīng)用到，也許對您有用
上傳時間： 2015-09-21
上傳用戶：plsee
資源簡介：實用VHDL教程,書中內(nèi)容包括:了解數(shù)字集成電路的結(jié)構(gòu)特點 掌握常用EDA工具的基本使用方法 掌握VHDL的基本語法和主要編程要點 掌握常用數(shù)字單元電路的VHDL設(shè)計 了解數(shù)字集成系統(tǒng)的基本設(shè)計方法
上傳時間： 2013-12-25
上傳用戶：731140412
資源簡介：幾個簡單數(shù)字邏輯電路的VHDL代碼，帶有簡單的說明
上傳時間： 2014-01-09
上傳用戶：youke111
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2014-07-27
上傳用戶：llandlu
資源簡介：《vhdl硬件描述語言與數(shù)字邏輯電路設(shè)計》修訂版 電子工程師的必備知識
上傳時間： 2013-12-25
上傳用戶：Zxcvbnm
資源簡介：《vhdl數(shù)字邏輯電路設(shè)計》一本很好的、對新手很有參考價值的教程
上傳時間： 2015-08-17
上傳用戶：181992417
資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...
上傳時間： 2015-10-24
上傳用戶：偷心的海盜
資源簡介：SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實驗儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計實驗儀 產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計。 2.可使用電路繪圖法、ABEL 語言、波形圖和數(shù)字硬件描述語...
上傳時間： 2016-03-14
上傳用戶：671145514
資源簡介：簡述了V HDL 語言的功能及其特點,并以 8 位串行數(shù)字鎖設(shè)計為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V HDL 硬件描述語言設(shè) 計數(shù)字邏輯電路的過程和方法。并設(shè)計了密碼鎖
上傳時間： 2013-12-23
上傳用戶：yimoney
資源簡介：本書詳細介紹了VHDL語言設(shè)計數(shù)字邏輯電路和數(shù)字系統(tǒng)的過程和方法，并對設(shè)計中各種相關(guān)技術(shù)做了詳細的介紹，出此之外，本書提供了豐富的 實例，條理清晰，通俗易懂。
上傳時間： 2016-06-28
上傳用戶：頂?shù)弥?/p>
資源簡介：VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計,學(xué)習(xí)VHDL的好資料
上傳時間： 2013-12-19
上傳用戶：kiklkook
資源簡介：自己做的數(shù)字邏輯電路課程設(shè)計，課題：八位二進制并行加法器的實現(xiàn)，包含代碼和流程圖以及基本說明
上傳時間： 2013-12-18
上傳用戶：小儒尼尼奧
資源簡介：VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計，需要的朋友可以下載。
上傳時間： 2016-03-10
上傳用戶：1427796291
資源簡介：是一本硬件描述語言與數(shù)字邏輯電路設(shè)計書籍，內(nèi)容豐富充實，便于初學(xué)者快速入門學(xué)習(xí)與掌握該語言的編程技巧。
上傳時間： 2017-05-03
上傳用戶：ls530720646
資源簡介：摘要：數(shù)字鐘是典型的電子電路的應(yīng)用，而基于FPGA的數(shù)字鐘電路具有更大的靈活性和通用性。以QuartusII軟件為設(shè)計平臺，進行了基于FPGA的數(shù)字鐘電路的方案設(shè)計、程序設(shè)計輸入、編譯和仿真等操作，比較完整地說明了數(shù)字鐘電路的設(shè)計過程、功能和可編程邏輯器件...
上傳時間： 2022-07-11
上傳用戶：
資源簡介：VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計
上傳時間： 2013-05-19
上傳用戶：eeworm
資源簡介：VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計-333頁-18.9M.rar
上傳時間： 2013-04-24
上傳用戶：誰偷了我的麥兜
資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計-333頁-18.9M.pdf
上傳時間： 2013-05-25
上傳用戶：zsjzc
資源簡介：·VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計?
上傳時間： 2013-04-24
上傳用戶：李彥東
資源簡介：時序邏輯電路的分析和設(shè)計
上傳時間： 2013-11-08
上傳用戶：1159797854
資源簡介：基于遺傳算法的組合邏輯電路的自動設(shè)計，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機制約，因此采用硬件化設(shè)計具有重要的意義。為了證明基于FP...
上傳時間： 2014-01-08
上傳用戶：909000580
資源簡介：隨著電子技術(shù)的飛速發(fā)展，基于數(shù)字技術(shù)、單片機控制技術(shù)及EDA技術(shù)的混合設(shè)計方法給數(shù)字系統(tǒng)自動化設(shè)計、計算機硬件系統(tǒng)設(shè)計帶來了革命性變革。業(yè)界對該領(lǐng)域的專業(yè)人才需求與日俱增，這對各高等院校人才培養(yǎng)提出了新的挑戰(zhàn)。 我公司作為高新技術(shù)產(chǎn)業(yè)開發(fā)企業(yè),...
上傳時間： 2013-11-23
上傳用戶：yeling1919
資源簡介：功能見文檔：綜合地運用所學(xué)的 《數(shù)字邏輯》的基本知識，使用電腦EWB仿真技術(shù)，獨立完整地設(shè)計一定功能的電子電路。
上傳時間： 2015-11-10
上傳用戶：hongmo
資源簡介：從算法設(shè)計到硬線邏輯的實現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog
上傳時間： 2016-03-09
上傳用戶：weixiao99
資源簡介：VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計——學(xué)習(xí)FPGA/CPLD時可參考
上傳時間： 2016-03-16
上傳用戶：nanfeicui
資源簡介：從算法設(shè)計到硬線邏輯的實現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計技術(shù)和方法，結(jié)合DSP算法介紹verilog HdL 設(shè)計。
上傳時間： 2016-12-16
上傳用戶：xiaohuanhuan
資源簡介：基于CPLD的多路數(shù)字開關(guān)電路的設(shè)計源程序
上傳時間： 2014-01-07
上傳用戶：caixiaoxu26
資源簡介：本文的電子密碼鎖利用數(shù)字邏輯電路，實現(xiàn)對門的電子控制，并且有各種附加電路保證電路能夠安 工作，有極高的安全系數(shù)。
上傳時間： 2017-01-20
上傳用戶：luopoguixiong
