簡述了V HDL 語言的功能及其特點(diǎn),并以 8 位串行數(shù)字鎖設(shè)計(jì)為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V HDL 硬件描述語言設(shè) 計(jì)數(shù)字邏輯電路的過程和方法。并設(shè)計(jì)了密 - 免費(fèi)下載
VHDL/FPGA/Verilog資源
文件大小:349 K