亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > Mentor > HDL的可綜合設計簡介

HDL的可綜合設計簡介

  • 資源大小:201 K
  • 上傳時間: 2013-10-21
  • 上傳用戶:sijieshenhua
  • 資源積分:2 下載積分
  • 標      簽: HDL 綜合設計

資 源 簡 介

本文簡單探討了verilog HDL設計中的可綜合性問題,適合HDL初學者閱讀

 

  用組合邏輯實現的電路和用時序邏輯實現的

  電路要分配到不同的進程中。

  不要使用枚舉類型的屬性。

  Integer應加范圍限制。

   通常的可綜合代碼應該是同步設計。

  避免門級描述,除非在關鍵路徑中。

相 關 資 源

主站蜘蛛池模板: 吉隆县| 富顺县| 台北市| 五家渠市| 普兰店市| 琼中| 芮城县| 东山县| 攀枝花市| 遂宁市| 黄浦区| 普洱| 横山县| 柯坪县| 冷水江市| 龙陵县| 即墨市| 德清县| 丰县| 晴隆县| 庆元县| 邓州市| 泽普县| 乌什县| 鱼台县| 宁夏| 秦安县| 子长县| 滨海县| 扎鲁特旗| 九江市| 舒兰市| 金坛市| 自治县| 新田县| 策勒县| 都安| 海原县| 龙南县| 化德县| 青浦区|