亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > Mentor > HDL的可綜合設計簡介

HDL的可綜合設計簡介

  • 資源大小:201 K
  • 上傳時間: 2013-10-21
  • 上傳用戶:sijieshenhua
  • 資源積分:2 下載積分
  • 標      簽: HDL 綜合設計

資 源 簡 介

本文簡單探討了verilog HDL設計中的可綜合性問題,適合HDL初學者閱讀

 

  用組合邏輯實現的電路和用時序邏輯實現的

  電路要分配到不同的進程中。

  不要使用枚舉類型的屬性。

  Integer應加范圍限制。

   通常的可綜合代碼應該是同步設計。

  避免門級描述,除非在關鍵路徑中。

相 關 資 源

主站蜘蛛池模板: 西和县| 郎溪县| 彰武县| 兖州市| 鄂州市| 霍城县| 县级市| 漠河县| 绍兴县| 新宁县| 黎川县| 东海县| 嘉义县| 安化县| 灵璧县| 安溪县| 石渠县| 海城市| 顺昌县| 衡阳市| 资溪县| 长顺县| 光泽县| 乃东县| 泸西县| 古丈县| 建阳市| 灵丘县| 成安县| 多伦县| 兰坪| 敦化市| 莱芜市| 屯昌县| 台南县| 大庆市| 科技| 玉田县| 达州市| 平谷区| 余姚市|