亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 可編程邏輯 > HDL的可綜合設計簡介

HDL的可綜合設計簡介

  • 資源大小:201 K
  • 上傳時間: 2013-11-18
  • 上傳用戶:rd0000
  • 資源積分:2 下載積分
  • 標      簽: HDL 綜合設計

資 源 簡 介

本文簡單探討了verilog HDL設計中的可綜合性問題,適合HDL初學者閱讀

 

  用組合邏輯實現的電路和用時序邏輯實現的

  電路要分配到不同的進程中。

  不要使用枚舉類型的屬性。

  Integer應加范圍限制。

   通常的可綜合代碼應該是同步設計。

  避免門級描述,除非在關鍵路徑中。

相 關 資 源

主站蜘蛛池模板: 兴城市| 烟台市| 峡江县| 巴林右旗| 水城县| 天长市| 兰溪市| 松原市| 古丈县| 深水埗区| 游戏| 陵川县| 大厂| 亚东县| 工布江达县| 大化| 洛川县| 大冶市| 三亚市| 巨野县| 阿拉善右旗| 湘潭县| 西和县| 滕州市| 凤凰县| 湟源县| 万宁市| 盐池县| 彩票| 苍梧县| 松江区| 饶阳县| 无为县| 安丘市| 兰西县| 靖州| 合山市| 盐池县| 策勒县| 滦平县| 甘洛县|