相 關(guān) 資 源

• HDL的可綜合設(shè)計簡介免費下載

  資源簡介：本文簡單探討了verilog HDL設(shè)計中的可綜合性問題，適合HDL初學(xué)者閱讀 ? 　　用組合邏輯實現(xiàn)的電路和用時序邏輯實現(xiàn)的 　　電路要分配到不同的進程中。 　　不要使用枚舉類型的屬性。 　　Integer應(yīng)加范圍限制。 　　 通常的可綜合代碼應(yīng)該是同步...

  標(biāo)簽： HDL 綜合設(shè)計

  上傳時間： 2013-10-21

  上傳用戶：smallfish

• HDL的可綜合設(shè)計簡介免費下載

  資源簡介：本文簡單探討了verilog HDL設(shè)計中的可綜合性問題，適合HDL初學(xué)者閱讀 ? 　　用組合邏輯實現(xiàn)的電路和用時序邏輯實現(xiàn)的 　　電路要分配到不同的進程中。 　　不要使用枚舉類型的屬性。 　　Integer應(yīng)加范圍限制。 　　 通常的可綜合代碼應(yīng)該是同步...

  標(biāo)簽： HDL 綜合設(shè)計

  上傳時間： 2013-11-18

  上傳用戶：swaylong

• Synthesizable Verilo---syntax and semantics一本很好的關(guān)于verilog可綜合設(shè)計的參考書免費下載

  資源簡介：Synthesizable Verilo---syntax and semantics一本很好的關(guān)于verilog可綜合設(shè)計的參考書

  標(biāo)簽： Synthesizable semantics verilog Verilo

  上傳時間： 2015-02-16

  上傳用戶：葉山豪

• 基于Verilog HDL的電梯系統(tǒng)設(shè)計免費下載

  資源簡介：基于Verilog HDL的電梯系統(tǒng)設(shè)計

  標(biāo)簽： Verilog HDL 電梯 系統(tǒng)設(shè)計

  上傳時間： 2015-11-22

  上傳用戶：Divine

• 基于Verilog HDL的異步FIFO設(shè)計與實現(xiàn)免費下載

  資源簡介：基于Verilog HDL的異步FIFO設(shè)計與實現(xiàn)

  標(biāo)簽： Verilog FIFO HDL

  上傳時間： 2013-12-19

  上傳用戶：a3318966

• 基于Xilinx Vertex4的可綜合的二級DCM模塊源代碼免費下載

  資源簡介：基于Xilinx Vertex4的可綜合的二級DCM模塊源代碼，可生成400Mhz時鐘信號

  標(biāo)簽： Vertex4 Xilinx DCM 二級

  上傳時間： 2013-11-25

  上傳用戶：515414293

• 基于Xilinx Vertex2的可綜合的2048x10位的讀寫可控制FIFO模塊源代碼免費下載

  資源簡介：基于Xilinx Vertex2的可綜合的2048x10位的讀寫可控制FIFO模塊源代碼，深度可控

  標(biāo)簽： Vertex2 2048x10 Xilinx FIFO

  上傳時間： 2017-01-17

  上傳用戶：我們的船長

• 我的大學(xué)綜合設(shè)計免費下載

  資源簡介：我的大學(xué)綜合設(shè)計，一個VLAN配置的實例，在交換機上實驗成功，可以通過boson軟件來模擬，所有過程都記錄下來了

  標(biāo)簽： 大學(xué) 綜合設(shè)計

  上傳時間： 2014-11-28

  上傳用戶：lizhizheng88

• 高清電子書-基于Verilog+HDL的通信系統(tǒng)設(shè)計免費下載

  資源簡介：高清電子書-基于Verilog+HDL的通信系統(tǒng)設(shè)計334頁

  標(biāo)簽： verilog HDL 通信系統(tǒng) FPGA

  上傳時間： 2022-02-16

  上傳用戶：

• Verilog-HDL的數(shù)字系統(tǒng)設(shè)計入門教程CPLD篇免費下載

  資源簡介：本教程的目的是為了幫助大家進行實戰(zhàn)演練，熟悉軟硬件的相關(guān)知識，而不是為了講解 Verilog HDL語言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語法知識和編程思想，我也寫過一個關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpg...

  標(biāo)簽： Verilog-HDL 數(shù)字系統(tǒng) cpld

  上傳時間： 2022-07-18

  上傳用戶：

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：關(guān)于Verilog中的可綜合語句和不可綜合語句的匯總介紹

  標(biāo)簽： verilog

  上傳時間： 2013-12-09

  上傳用戶：青春給了作業(yè)95

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：關(guān)于Verilog中的可綜合語句和不可綜合語句的匯總介紹

  標(biāo)簽： verilog

  上傳時間： 2013-11-27

  上傳用戶：squershop

• 模糊PID控制的研究與設(shè)計免費下載

  資源簡介：該文檔為模糊PID控制的研究與設(shè)計簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： 模糊pid控制

  上傳時間： 2021-10-26

  上傳用戶：wangshoupeng199

• 基于labview的鬧鐘課程設(shè)計免費下載

  資源簡介：該文檔為基于labview的鬧鐘課程設(shè)計簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： labview 鬧鐘

  上傳時間： 2021-11-13

  上傳用戶：

• 推薦 基于C單片機的智能小車設(shè)計免費下載

  資源簡介：該文檔為{推薦}基于C單片機的智能小車設(shè)計簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： 單片機 智能小車

  上傳時間： 2021-11-28

  上傳用戶：kent

• 可綜合的VerilogHDL設(shè)計實例: ---簡化的RISC 8位CPU設(shè)計簡介---免費下載

  資源簡介：可綜合的VerilogHDL設(shè)計實例: ---簡化的RISC 8位CPU設(shè)計簡介---

  標(biāo)簽： VerilogHDL RISC CPU 8位

  上傳時間： 2016-08-09

  上傳用戶：zwei41

• Verilog HDL程序設(shè)計教程,以可綜合的設(shè)計為重點免費下載

  資源簡介：Verilog HDL程序設(shè)計教程,以可綜合的設(shè)計為重點，同時對仿真和模擬也作了深入闡述。全面介紹了verilog HDL 詞法，語法。

  標(biāo)簽： Verilog HDL 程序設(shè)計 教程

  上傳時間： 2014-01-19

  上傳用戶：zhangyi99104144

• Verilog HDL 數(shù)字設(shè)計教程(賀敬凱)免費下載

  資源簡介：　　Verilog HDL 數(shù)字設(shè)計教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 　　內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設(shè)計，仿真，還有好幾個可綜合設(shè)計的舉例，除了常見的，還有空調(diào)控制器的設(shè)計，飲料自動售賣機的設(shè)計，AD采樣控...

  標(biāo)簽： Verilog HDL 數(shù)字設(shè)計 教程

  上傳時間： 2015-01-01

  上傳用戶：yare

• 可綜合的vHDL設(shè)計特點.pdf免費下載

  資源簡介：可綜合的vHDL設(shè)計特點.pdf

  標(biāo)簽： vHDL

  上傳時間： 2015-01-21

  上傳用戶：gdgzhym

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時序關(guān)系 　　9.1.2 流程圖的設(shè)計 　　9.1.3 系統(tǒng)功能描述 　　免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時序關(guān)系 　　9.1.2 流程圖的設(shè)計 　　9.1.3 系統(tǒng)功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標(biāo)簽： Verilog-HDL 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計的思路與流程 　　9.免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計的思路與流程 　　9.2.3 LCD顯示單元的硬件實現(xiàn) 　　9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 　　9.2.5 task的使用...

  標(biāo)簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時間： 2014-06-23

  上傳用戶：xc216

• 第一章 數(shù)字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型免費下載

  資源簡介：第一章 數(shù)字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數(shù)據(jù)流動控制邏輯 第七章...

  標(biāo)簽： Verilog HDL 數(shù)字信號處理 基本概念

  上傳時間： 2016-02-08

  上傳用戶：ardager

• SystemC片上系統(tǒng)設(shè)計的源代碼： 書籍介紹： SystemC是被實踐證明的優(yōu)秀的系統(tǒng)設(shè)計描述語言免費下載

  資源簡介：SystemC片上系統(tǒng)設(shè)計的源代碼： 書籍介紹： SystemC是被實踐證明的優(yōu)秀的系統(tǒng)設(shè)計描述語言，它能夠完成從系統(tǒng)到門級、從軟件到硬件、從設(shè)計到驗證的全部描述。SystemC 2.01已作為一個穩(wěn)定的版本提交到IEEE，申請國際標(biāo)準。 本書為配合清華大學(xué)電子工程系S...

  標(biāo)簽： SystemC 片上系統(tǒng) 源代碼 書籍

  上傳時間： 2014-11-29

  上傳用戶：qoovoop

• 可編程器件廠商Xilinx的用于設(shè)計SMBus 控制器的源程序免費下載

  資源簡介：可編程器件廠商Xilinx的用于設(shè)計SMBus 控制器的源程序，包括完整的說明幫助，以及可以用于xlinx器件的可綜合的代碼

  標(biāo)簽： Xilinx SMBus 可編程器件 廠商

  上傳時間： 2015-04-29

  上傳用戶：wab1981

• SMT印制電路板的可制造性設(shè)計與審核 ppt免費下載

  資源簡介：SMT印制電路板的可制造性設(shè)計與審核 ppt

  標(biāo)簽： SMT 印制電路板 可制造性

  上傳時間： 2013-06-27

  上傳用戶：eeworm

• SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.rar免費下載

  資源簡介：專輯類----PCB及CAD相關(guān)資料專輯 SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.rar

  標(biāo)簽： M-ppt SMT 296 8.9

  上傳時間： 2013-05-30

  上傳用戶：wsh1985810

• SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.ppt免費下載

  資源簡介：專輯類-PCB及CAD相關(guān)資料專輯-174冊-3.19G SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.ppt

  標(biāo)簽： M-ppt SMT 296 8.9

  上傳時間： 2013-08-01

  上傳用戶：wyaqy

• 基于LabVIEW和SOPC的智能型函數(shù)發(fā)生器的研究與設(shè)計.rar免費下載

  資源簡介：函數(shù)發(fā)生器又名任意波形發(fā)生器，是一種常用的信號源，廣泛應(yīng)用于通信、雷達、導(dǎo)航等現(xiàn)代電子技術(shù)領(lǐng)域。信號發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（DDS）。DDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸...

  標(biāo)簽： LabVIEW SOPC 智能型

  上傳時間： 2013-07-09

  上傳用戶：zw380105939

• 基于FPGA的MCS51核的VHDL語言設(shè)計與實現(xiàn).rar免費下載

  資源簡介：本文以研究嵌入式微處理器為主，自主地設(shè)計了能夠運行MCS-51系列單片機指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，...

  標(biāo)簽： FPGA VHDL MCS

  上傳時間： 2013-05-20

  上傳用戶：2525775

• USB接口引擎的軟核設(shè)計與FPGA兌現(xiàn).rar免費下載

  資源簡介：USB(UniversalSerialBus，通用串行總線)是當(dāng)今消費電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一，然而目前國內(nèi)的USB芯片只有極少數(shù)幾款，產(chǎn)品研究善處于起步階段，絕大部分產(chǎn)品主要由國外的IC設(shè)計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能...

  標(biāo)簽： FPGA USB 接口

  上傳時間： 2013-07-18

  上傳用戶：JasonC