verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM
資源簡(jiǎn)介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM
上傳時(shí)間： 2013-08-31
上傳用戶：csgcd001
資源簡(jiǎn)介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM
上傳時(shí)間： 2015-08-08
上傳用戶：Thuan
資源簡(jiǎn)介：用verilog編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等
上傳時(shí)間： 2015-08-21
上傳用戶：英雄
資源簡(jiǎn)介：一個(gè)用匯編寫的I2c通信程序，相信對(duì)您有所幫助。
上傳時(shí)間： 2013-12-25
上傳用戶：love_stanford
資源簡(jiǎn)介：用C編寫的MODBUS協(xié)議程序,通訊方式為ASCII模式.
上傳時(shí)間： 2016-03-19
上傳用戶：cc1915
資源簡(jiǎn)介：代碼為verilog編寫的流水等程序，已在quartuous6.0上編譯仿真通過(guò)，下載入電路板已實(shí)現(xiàn)
上傳時(shí)間： 2016-07-11
上傳用戶：wfeel
資源簡(jiǎn)介：用verilog編寫的fir濾波器程序！
上傳時(shí)間： 2016-11-26
上傳用戶：D&L37
資源簡(jiǎn)介：一個(gè)用verilog編寫的總線仲裁程序。多個(gè)設(shè)備共享總線，不同設(shè)備的優(yōu)先級(jí)是變化的，保證每個(gè)設(shè)備都有公平的使用總線的機(jī)會(huì)。
上傳時(shí)間： 2014-11-21
上傳用戶：牛布牛
資源簡(jiǎn)介：用verilog編寫的搶答器程序。由硬件思維編寫，由一個(gè)多路開關(guān)和一個(gè)觸發(fā)器構(gòu)成，比起c，簡(jiǎn)單并且穩(wěn)定。
上傳時(shí)間： 2014-11-12
上傳用戶：frank1234
資源簡(jiǎn)介：該代碼為c編寫的網(wǎng)絡(luò)協(xié)議程序，有很好的參考性
上傳時(shí)間： 2017-04-01
上傳用戶：kikye
資源簡(jiǎn)介：verilog編寫的16qam調(diào)制程序，將所有東西裝入工程，運(yùn)行mmm16主程序。其中載波為一個(gè)周期采十個(gè)點(diǎn)，并乘以2^8-1取整數(shù)。在quartusII運(yùn)行通過(guò)。
上傳時(shí)間： 2017-07-26
上傳用戶：zhangjinzj
資源簡(jiǎn)介：這是一個(gè)用verilog HDL語(yǔ)言編寫的交通燈程序。可以用Quartus II運(yùn)行。
上傳時(shí)間： 2013-08-19
上傳用戶：alex wang
資源簡(jiǎn)介：由VB編寫的UDP協(xié)議下的chat小程序.
上傳時(shí)間： 2013-12-28
上傳用戶：semi1981
資源簡(jiǎn)介：采用verilog編寫的串口通信程序，采用了狀態(tài)機(jī)設(shè)計(jì)！程序簡(jiǎn)單，消耗資源少
上傳時(shí)間： 2014-12-08
上傳用戶：yd19890720
資源簡(jiǎn)介：使用verilog語(yǔ)言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.
上傳時(shí)間： 2014-01-26
上傳用戶：417313137
資源簡(jiǎn)介：AndyChat 是一種用Perl 來(lái)編寫的多協(xié)議的控制臺(tái)聊天程序。它的目的在于提供一種共同的控制臺(tái)界面，為所有專門的room-based (IRC) 和即時(shí)messenger based (ICQ, AIM, etc.) 聊天協(xié)議，它帶有一個(gè)用戶清單的視頻。
上傳時(shí)間： 2015-06-12
上傳用戶：hustfanenze
資源簡(jiǎn)介：一個(gè)用verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典
上傳時(shí)間： 2015-06-22
上傳用戶：66666
資源簡(jiǎn)介：用verilog編寫的程序,用來(lái)計(jì)算誤碼率的,可以在編碼和解碼過(guò)程中用的到的!
上傳時(shí)間： 2013-12-25
上傳用戶：zhyiroy
資源簡(jiǎn)介：這是一個(gè)基于NDIS通信協(xié)議而編寫的Win32應(yīng)用程序的接口函數(shù)，Win32 用戶可以不用關(guān)心底層驅(qū)動(dòng)的行為，而直接編寫應(yīng)用程序
上傳時(shí)間： 2015-07-13
上傳用戶：181992417
資源簡(jiǎn)介：利用軟件編寫的I2c傳輸界面程序,適用于現(xiàn)有4位機(jī)等匯編語(yǔ)言中!
上傳時(shí)間： 2013-12-25
上傳用戶：liuchee
資源簡(jiǎn)介：完全按照645協(xié)議編寫的RS485通訊程序 （REG764單片機(jī)），已經(jīng)通過(guò)測(cè)試！
上傳時(shí)間： 2013-12-12
上傳用戶：thuyenvinh
資源簡(jiǎn)介：verilog編寫的一個(gè)簡(jiǎn)單的I2c控制器,言簡(jiǎn)意賅,完成對(duì)寄存器的配置.用戶可自行修改配置參數(shù).
上傳時(shí)間： 2013-12-14
上傳用戶：xg262122
資源簡(jiǎn)介：用verilog編寫的USB下載線程序 實(shí)現(xiàn)USB協(xié)議和JTAG接口的數(shù)據(jù)轉(zhuǎn)換實(shí)現(xiàn)狀態(tài)機(jī)
上傳時(shí)間： 2013-12-12
上傳用戶：洛木卓
資源簡(jiǎn)介：ST7549的驅(qū)動(dòng)LCD的程序,ST7549是使用的I2c協(xié)議的LCD驅(qū)動(dòng).
上傳時(shí)間： 2016-01-04
上傳用戶：15736969615
資源簡(jiǎn)介：verilog編寫的80C51單片機(jī)內(nèi)核程序
上傳時(shí)間： 2016-03-25
上傳用戶：shizhanincc
資源簡(jiǎn)介：verilog語(yǔ)言編寫的LDPC編碼程序
上傳時(shí)間： 2016-05-09
上傳用戶：hakim
資源簡(jiǎn)介：VC環(huán)境下編寫的網(wǎng)絡(luò)協(xié)議分析程序的集合，是研究網(wǎng)絡(luò)編程的程序員應(yīng)該了解的基本知識(shí)，程序內(nèi)容廣泛，易讀性強(qiáng)
上傳時(shí)間： 2013-12-30
上傳用戶：zhenyushaw
資源簡(jiǎn)介：利用verilog編寫的基于XILINX的SPARTAN板的VGA接口顯示程序
上傳時(shí)間： 2013-12-21
上傳用戶：yyq123456789
資源簡(jiǎn)介：自己編寫的linux下的I2c驅(qū)動(dòng)程序,是基于lpc2200編寫的,已經(jīng)測(cè)試ok
上傳時(shí)間： 2016-07-05
上傳用戶：epson850
資源簡(jiǎn)介：本程序是針對(duì)Infineon公司的XC167CI處理器而編寫的CAN網(wǎng)絡(luò)程序。CAN（控制局域網(wǎng)）協(xié)議是一種廣泛的應(yīng)用于汽車電子的網(wǎng)絡(luò)協(xié)議。本程序建立了三個(gè)CAN節(jié)點(diǎn)，進(jìn)行相互之間的通信。每一個(gè)節(jié)點(diǎn)有多大64個(gè)發(fā)送/接收?qǐng)?bào)文對(duì)象。詳細(xì)的注釋見內(nèi)附的說(shuō)明文檔。本程序已...
上傳時(shí)間： 2016-07-08
上傳用戶：thesk123
