代碼為verilog編寫的流水等程序,已在quartuous6.0上編譯仿真通過,下載入電路板已實現
資源簡介:代碼為verilog編寫的流水等程序,已在quartuous6.0上編譯仿真通過,下載入電路板已實現
上傳時間: 2016-07-11
上傳用戶:wfeel
資源簡介:該代碼為c編寫的網絡協議程序,有很好的參考性
上傳時間: 2017-04-01
上傳用戶:kikye
資源簡介:本程序為再單片機開發平臺下用匯編語言編寫的流水燈程序,可以用單鍵實現LED的燈花樣閃爍。
上傳時間: 2014-01-09
上傳用戶:ywqaxiwang
資源簡介:用verilog編寫的fir濾波器程序,開發環境可以用ise quartus或active hdl等
上傳時間: 2015-08-21
上傳用戶:英雄
資源簡介:verilog編寫的16qam調制程序,將所有東西裝入工程,運行mmm16主程序。其中載波為一個周期采十個點,并乘以2^8-1取整數。在quartusII運行通過。
上傳時間: 2017-07-26
上傳用戶:zhangjinzj
資源簡介:verilog 編寫的I2c協議程序,用于cpld讀寫EEPROM
上傳時間: 2013-08-31
上傳用戶:csgcd001
資源簡介:verilog 編寫的I2c協議程序,用于cpld讀寫EEPROM
上傳時間: 2015-08-08
上傳用戶:Thuan
資源簡介:一個關于MEMORY設計的原代碼,使用verilog編寫的 希望對大家有些幫助
上傳時間: 2013-12-24
上傳用戶:change0329
資源簡介:在論壇上經常有朋友求關于信號上下包絡的程序。 本程序為本人編寫的一個matlab程序。
上傳時間: 2014-12-20
上傳用戶:gmh1314
資源簡介:本代碼為javascript編寫的javascripting image complete源碼
上傳時間: 2015-10-27
上傳用戶:qiao8960
資源簡介:此代碼為javascript編寫的serProfileObject源碼
上傳時間: 2013-12-22
上傳用戶:qiaoyue
資源簡介:本代碼為C編寫的進程管理。基本能夠實現操作系統中進程的管理。
上傳時間: 2014-01-09
上傳用戶:cainaifa
資源簡介:用verilog編寫的fir濾波器程序!
上傳時間: 2016-11-26
上傳用戶:D&L37
資源簡介:一個用verilog編寫的總線仲裁程序。多個設備共享總線,不同設備的優先級是變化的,保證每個設備都有公平的使用總線的機會。
上傳時間: 2014-11-21
上傳用戶:牛布牛
資源簡介:基于verilog HDL的流水燈程序設計
上傳時間: 2013-12-03
上傳用戶:黑漆漆
資源簡介:用verilog編寫的搶答器程序。由硬件思維編寫,由一個多路開關和一個觸發器構成,比起c,簡單并且穩定。
上傳時間: 2014-11-12
上傳用戶:frank1234
資源簡介:sst公司51單片機編寫的流水燈程序,采用的是此型號單片機自帶的pca(可編程計數陣列)功能
上傳時間: 2017-02-04
上傳用戶:zwei41
資源簡介:為dsp編寫的fir濾波器程序,134階帶通濾波器
上傳時間: 2017-08-15
上傳用戶:皇族傳媒
資源簡介:本代碼為java編寫的泡泡龍游戲,適合初學java者自己研究學習。
上傳時間: 2014-01-21
上傳用戶:yd19890720
資源簡介:使用verilog語言編寫的數字鐘程序.有慢校時,快校時,鬧鐘等功能.
上傳時間: 2014-01-26
上傳用戶:417313137
資源簡介:此上傳的的代碼為ARM9 s3c2410的驅動程序,讀都可以編寫測試程序進行測試
上傳時間: 2016-11-29
上傳用戶:123456wh
資源簡介:這是一個很好的verilog 編寫的8位RISC CPU源碼(可做為MCU),并且包括完整的C 語言的測試代碼。
上傳時間: 2014-01-05
上傳用戶:李夢晗
資源簡介:一個C編寫的詞法分析程序(詞法掃描器)。 fetch.txt為取詞文件,程序可識別該txt中的詞法。 需要編譯原理詞法分析程序的人,還等什么!
上傳時間: 2015-10-11
上傳用戶:lyy1234
資源簡介:這個程序為C++編寫的詞法分析器,能夠簡單的分析一段代碼,供學習之用。
上傳時間: 2014-12-22
上傳用戶:weiwolkt
資源簡介:本代碼是一個用java編寫的連連看程序,包含了得分記入 重來等功能
上傳時間: 2013-12-17
上傳用戶:cursor
資源簡介:自己實用verilog編寫的UART程序,1位開始位,8位數據位,1位停止位,本測試程序配置完管腳后,實用串口大師發送數據,則返回數據為發送數據+1
上傳時間: 2014-01-26
上傳用戶:zmy123
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:很好的幾個FPGA工程,對提高FPGA設計有一定的幫助(注:代碼為verilog編寫)。
上傳時間: 2013-08-21
上傳用戶:英雄
資源簡介:此例為VB編寫的HOOK程序原碼
上傳時間: 2014-01-24
上傳用戶:cazjing
資源簡介:此程序為EVC編寫的MIS系統,用于掌上電腦。是自來水公司抄表的利器
上傳時間: 2013-12-18
上傳用戶:1427796291