VHDL程序設(shè)計(jì)，超星能打開！！ 基本教程，不錯(cuò)的
資源簡(jiǎn)介：·VHDL?程序設(shè)計(jì)??
上傳時(shí)間： 2013-04-24
上傳用戶：c12228
資源簡(jiǎn)介：EDA技術(shù)與VHDL程序設(shè)計(jì)基礎(chǔ)教程
上傳時(shí)間： 2013-10-18
上傳用戶：stst
資源簡(jiǎn)介：EDA技術(shù)與VHDL程序設(shè)計(jì)基礎(chǔ)教程
上傳時(shí)間： 2013-11-18
上傳用戶：fqscfqj
資源簡(jiǎn)介：EDA常用計(jì)數(shù)函數(shù)VHDL程序設(shè)計(jì)，減法計(jì)數(shù)器：可預(yù)置數(shù)：
上傳時(shí)間： 2014-01-05
上傳用戶：wxhwjf
資源簡(jiǎn)介：北京里工大學(xué)ASIC設(shè)計(jì)研究所的100個(gè) VHDL程序設(shè)計(jì)例子
上傳時(shí)間： 2014-01-25
上傳用戶：lz4v4
資源簡(jiǎn)介：VHDL程序設(shè)計(jì)語言教程，對(duì)于初學(xué)者非常有用
上傳時(shí)間： 2015-06-15
上傳用戶：541657925
資源簡(jiǎn)介：VHDL程序設(shè)計(jì)，超星能打開！！ 基本教程，不錯(cuò)的
上傳時(shí)間： 2015-07-03
上傳用戶：qilin
資源簡(jiǎn)介：VHDL程序設(shè)計(jì)，超星能打開！！ 另外一本基本教程，不錯(cuò)的
上傳時(shí)間： 2015-07-03
上傳用戶：1159797854
資源簡(jiǎn)介：數(shù)字系統(tǒng)與VHDL程序設(shè)計(jì)語言[PPT教程] ， 非常有用．
上傳時(shí)間： 2014-01-09
上傳用戶：asdfasdfd
資源簡(jiǎn)介：VHDL程序設(shè)計(jì)與應(yīng)用，PDG圖書用工具dgreader free.exe打開
上傳時(shí)間： 2013-12-13
上傳用戶：gmh1314
資源簡(jiǎn)介：里面有很多的VHDL程序設(shè)計(jì),希望有適合你們的東西在里面!大家相互學(xué)習(xí)
上傳時(shí)間： 2013-12-15
上傳用戶：BIBI
資源簡(jiǎn)介：VHDL程序設(shè)計(jì)的RAM存儲(chǔ)器，雙端口，128×16比特
上傳時(shí)間： 2014-01-02
上傳用戶：古谷仁美
資源簡(jiǎn)介：VHDL程序設(shè)計(jì),是學(xué)習(xí)硬件描述語言的良好資料,是硬件工程師的必備資料.
上傳時(shí)間： 2016-02-05
上傳用戶：清風(fēng)冷雨
資源簡(jiǎn)介：基于VHDL程序設(shè)計(jì)電梯的狀態(tài)機(jī).共六層的電梯有16個(gè)輸入.其中包括5個(gè)上升,5個(gè)下降和六個(gè)電梯內(nèi)的控制部分.
上傳時(shí)間： 2013-12-29
上傳用戶：1079836864
資源簡(jiǎn)介：EDA常用計(jì)數(shù)函數(shù)VHDL程序設(shè)計(jì),基于VHDL的交通燈設(shè)計(jì)實(shí)例&分頻器
上傳時(shí)間： 2013-12-23
上傳用戶：yyq123456789
資源簡(jiǎn)介：數(shù)字系統(tǒng)與VHDL程序設(shè)計(jì)語言,更好的學(xué)習(xí)EDA.
上傳時(shí)間： 2014-11-18
上傳用戶：comua
資源簡(jiǎn)介：Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計(jì)方案及VHDL程序
上傳時(shí)間： 2015-05-13
上傳用戶：我們的船長(zhǎng)
資源簡(jiǎn)介：ASK調(diào)制與解調(diào)VHDL程序及仿真 FSK調(diào)制與解調(diào)VHDL程序及仿真 PSK調(diào)制與解調(diào)VHDL程序及仿真 基帶碼發(fā)生器程序設(shè)計(jì)與仿真 頻率計(jì)程序設(shè)計(jì)與仿真
上傳時(shí)間： 2014-01-23
上傳用戶：wys0120
資源簡(jiǎn)介：電子時(shí)鐘VHDL程序與仿真 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真 6進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
上傳時(shí)間： 2014-08-13
上傳用戶：ztj182002
資源簡(jiǎn)介：FFT的VHDL語言程序,屬于電子EDA,VHDL語言設(shè)計(jì)
上傳時(shí)間： 2014-12-07
上傳用戶：lwwhust
資源簡(jiǎn)介：單片機(jī)與慢速器件接口VHDL程序,屬于電子EDA,VHDL語言設(shè)計(jì)
上傳時(shí)間： 2014-01-18
上傳用戶：標(biāo)點(diǎn)符號(hào)
資源簡(jiǎn)介：基于VHDL的51內(nèi)核的程序設(shè)計(jì)，可以進(jìn)行編譯，稍微修改就可以成為自己訂制的軟cpu.
上傳時(shí)間： 2013-12-21
上傳用戶：小儒尼尼奧
資源簡(jiǎn)介：VHDL 語言程序設(shè)計(jì)，包括alu, mux 部分的程序設(shè)計(jì)。
上傳時(shí)間： 2013-12-25
上傳用戶：zhaiye
資源簡(jiǎn)介：VHDL程序?qū)嵗娮釉O(shè)計(jì)自動(dòng)化（EDA）入門工具書
上傳時(shí)間： 2016-03-16
上傳用戶：xieguodong1234
資源簡(jiǎn)介：FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐的VHDL程序代碼
上傳時(shí)間： 2014-11-26
上傳用戶：txfyddz
資源簡(jiǎn)介：基于VHDL的程序設(shè)計(jì)文檔，模擬的地鐵售票系統(tǒng)
上傳時(shí)間： 2013-12-17
上傳用戶：jkhjkh1982
資源簡(jiǎn)介：摘 要: 數(shù)字密碼鎖主要完成上鎖、密碼輸入、密碼核對(duì)、開啟電鎖、密碼修改等功能.數(shù)字密碼鎖的設(shè)計(jì)電路主要包括 11 個(gè)模塊 ,各模塊由相應(yīng)的 VHDL 程序具體實(shí)現(xiàn)并分別進(jìn)行了 MAX + PLUS II 時(shí)序仿真. 最后 ,在 MAX + PLUS Ⅱ環(huán)境下進(jìn)行了整體電路的模擬仿真 ...
上傳時(shí)間： 2016-06-22
上傳用戶：AbuGe
資源簡(jiǎn)介：VHDL.電子琴程序設(shè)計(jì).本人從某個(gè)地方下. 請(qǐng)大家注意保密.
上傳時(shí)間： 2014-01-23
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
資源簡(jiǎn)介：VGA字符顯示VHDL程序 可以直接用于工程的設(shè)計(jì)與開發(fā)
上傳時(shí)間： 2013-12-02
上傳用戶：jjj0202
資源簡(jiǎn)介：基于VHDL狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈VHDL程序
上傳時(shí)間： 2013-12-17
上傳用戶：
