智能全數字鎖相環(huán)的設計用VHDL語言在CPLD上實現串行通信
資源簡介：智能全數字鎖相環(huán)的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：錯誤檢測與糾正電路的設計與實現用VHDL語言在CPLD上實現串行通信.doc
上傳時間： 2015-11-06
上傳用戶：hwl453472107
資源簡介：智能 全數字鎖相環(huán)的設計
上傳時間： 2013-12-15
上傳用戶：498732662
資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環(huán)的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：基于VHDL的全數字鎖相環(huán)的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數字鎖相環(huán)的設計實現。這種全數字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環(huán)的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環(huán)的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：一種可編程的全數字鎖相環(huán)的絲線,可以用來做一個小的課程設計
上傳時間： 2014-02-11
上傳用戶：xwd2010
資源簡介：本文在說明全數字鎖相環(huán)的基礎上，提出了一種利用FPGA設計一階全數字鎖相環(huán)的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環(huán)的工作過程，最后對一些有關的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
資源簡介：用verilog語言編寫的全數字鎖相環(huán)的源代碼,基于fpga平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：技術文章《自采樣比例積分控制全數字鎖相環(huán)的性能分析和實現》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：該程序實現的功能是數字鎖相環(huán)的設計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：使用VHDL語言進行數字鎖相環(huán)的設計，pdf格式，可以打開
上傳時間： 2014-11-01
上傳用戶：努力努力再努力
資源簡介：使用VHDL語言進行的數字鎖相環(huán)的設計，里面有相關的文件，可以使用MUX+PLUS打開
上傳時間： 2014-06-29
上傳用戶：lanhuaying
資源簡介：采用用verilog語言編寫的全數字鎖相環(huán)的源代碼，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-22
上傳用戶：
資源簡介：使用virlog語言編寫的一個 鎖相環(huán)的程序。可直接在CPLD中應用。
上傳時間： 2013-12-24
上傳用戶：GHF
資源簡介：隨著現代集成電路技術的發(fā)展，鎖相環(huán)已經成為集成電路設計中非常重要的一個部分，所以對鎖相環(huán)的研究具有積極的現實意義。然而傳統(tǒng)的鎖相環(huán)大多是數模混合電路，在工藝上與系統(tǒng)芯片中的數字電路存在兼容問題。因此設計一...
上傳時間： 2013-06-09
上傳用戶：mosliu
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環(huán)路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。
上傳時間： 2014-12-28
上傳用戶：ruixue198909
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環(huán)路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。
上傳時間： 2013-10-20
上傳用戶：yl8908
資源簡介：基于FPGA的全數字鎖相環(huán)設計,內有設計過程和設計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：一種改進的全數字鎖相環(huán)設計 一種改進的全數字鎖相環(huán)設計
上傳時間： 2013-12-24
上傳用戶：stampede
資源簡介：用于時鐘恢復的全數字鎖相環(huán)設計，可以去掉時鐘的抖動。
上傳時間： 2016-05-23
上傳用戶：stewart·
資源簡介：基于FPGA的全數字鎖相環(huán)設計,內有設計過程和設計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環(huán)路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
上傳時間： 2013-08-11
上傳用戶：yare
資源簡介：一個自己編寫的全數字鎖相環(huán)及其測試向量，比較簡單但功能基本達到。
上傳時間： 2013-12-22
上傳用戶：xinzhch
資源簡介：介紹了數字鎖相環(huán)的3種設計方法，并對各自的工作原理做了詳細分析。
上傳時間： 2014-01-20
上傳用戶：二驅蚊器
資源簡介：介紹數字鎖相環(huán)的基本結構,詳細分析基于FPGA的數字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環(huán)的實現原理圖。仿真結果表明,分析合理,設計正確。
上傳時間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡介：1、數字鎖相環(huán)的單片機代碼。 2、單片機與數字鎖相環(huán)MC145152的應用系統(tǒng)的設計與實現。
上傳時間： 2016-11-26
上傳用戶：410805624
資源簡介：全數字鎖相環(huán)電路的研制，使用的是VHDL語言
上傳時間： 2017-02-02
上傳用戶：壞天使kk
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環(huán)路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
上傳時間： 2017-05-11
上傳用戶：Divine
