一本夏宇聞的著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)。
資源簡介：一本夏宇聞的著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)。
上傳時(shí)間： 2014-02-21
上傳用戶：siguazgb
資源簡介：夏宇聞著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn),講解比較詳細(xì)，是一本不錯(cuò)的參考資料
上傳時(shí)間： 2013-08-16
上傳用戶：hzy5825468
資源簡介：夏宇聞著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn),一共有九章的內(nèi)容,主要是關(guān)于VerilogHDL東西
上傳時(shí)間： 2013-12-21
上傳用戶：gououo
資源簡介：夏宇聞著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn),講解比較詳細(xì)，是一本不錯(cuò)的參考資料
上傳時(shí)間： 2014-01-23
上傳用戶：lepoke
資源簡介：夏宇聞著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)，fpga經(jīng)驗(yàn)談，數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：handless
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog
上傳時(shí)間： 2016-03-09
上傳用戶：weixiao99
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法，結(jié)合DSP算法介紹verilog HdL 設(shè)計(jì)。
上傳時(shí)間： 2016-12-16
上傳用戶：xiaohuanhuan
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) Verilog HDL牛人編寫的有關(guān)經(jīng)典書籍，其中包含很多例子
上傳時(shí)間： 2013-12-03
上傳用戶：R50974
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——實(shí)驗(yàn)練習(xí)與Verilog語法手冊，與先前傳的《VerilogHDL教程》配合使用，Pdg格式，請用超星閱覽器打開。
上傳時(shí)間： 2014-10-28
上傳用戶：zycidjl
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) 關(guān)于算法和硬件邏輯的書籍
上傳時(shí)間： 2013-12-23
上傳用戶：zhoujunzhen
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)
上傳時(shí)間： 2022-06-03
上傳用戶：ttalli
資源簡介：·本書是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法》的配套用書。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和Verilog的語法手冊。各個(gè)實(shí)驗(yàn)由淺入深，從簡單到復(fù)雜，介紹了用Verilog語言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐...
上傳時(shí)間： 2013-06-30
上傳用戶：萬有引力
資源簡介：從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn)（夏宇聞vreloge）一本比較經(jīng)典的書。
上傳時(shí)間： 2016-07-29
上傳用戶：sxdtlqqjl
資源簡介：包含北航夏宇聞寫《verilog數(shù)字系統(tǒng)設(shè)計(jì)》中的所有代碼
上傳時(shí)間： 2013-12-25
上傳用戶：CHENKAI
資源簡介：一種基于系統(tǒng)級(jí)算法設(shè)計(jì)到芯片快速成型的設(shè)計(jì)流程
上傳時(shí)間： 2017-01-11
上傳用戶：nanshan
資源簡介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯
上傳時(shí)間： 2014-01-27
上傳用戶：sclyutian
資源簡介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯 第七章...
上傳時(shí)間： 2016-02-08
上傳用戶：ardager
資源簡介：從算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn),從高層算法到底層邏輯的實(shí)現(xiàn)過程
上傳時(shí)間： 2016-03-22
上傳用戶：llqbc
資源簡介：????????Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功...
上傳時(shí)間： 2013-11-23
上傳用戶：青春給了作業(yè)95
資源簡介：????????Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功...
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
資源簡介：????? 本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時(shí)間： 2013-10-24
上傳用戶：exxxds
資源簡介：????? 本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時(shí)間： 2013-11-21
上傳用戶：電子世界
資源簡介：再下載一個(gè)北航夏宇聞老師的VERILOG講稿，和他的經(jīng)典著作從入門到精通還是有些區(qū)別的，大家可以換個(gè)角度學(xué)習(xí)VERILOG
上傳時(shí)間： 2016-02-22
上傳用戶：jhksyghr
資源簡介：夏宇聞老師的Verilog書，pdf格式。
上傳時(shí)間： 2015-09-04
上傳用戶：cc1
資源簡介：北航夏宇聞的關(guān)于verilog的經(jīng)典教材，想學(xué)習(xí)verilog的人，可以下載學(xué)習(xí)一下，還是比較系統(tǒng)的好教材。
上傳時(shí)間： 2013-12-17
上傳用戶：woshini123456
資源簡介：中文書名：《思維導(dǎo)圖》 一本指導(dǎo)如何學(xué)習(xí)、教你如何選擇記憶方法和閱讀方法的書
上傳時(shí)間： 2016-01-07
上傳用戶：來茴
資源簡介：夏宇聞老師的書，很有指導(dǎo)意義。。。 主要是講一些基礎(chǔ)實(shí)驗(yàn)，適用于初學(xué)者
上傳時(shí)間： 2013-12-19
上傳用戶：Yukiseop
資源簡介：夏宇聞8位RISC_CPU的完整代碼+TESTBENCH（已調(diào)試） modelsim工程文件，包括書中所測試的三個(gè)程序和相關(guān)數(shù)據(jù)，絕對可用~所有信號(hào)名均遵從原書。在論壇中沒有找到testbench的，只有一個(gè)mcu的代碼，但很多和書中的是不一樣的，自己改了下下~`````大家多多支持啊...
上傳時(shí)間： 2014-01-08
上傳用戶：ippler8
資源簡介：名師夏宇聞的經(jīng)典書籍——Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程。
上傳時(shí)間： 2014-01-11
上傳用戶：it男一枚
資源簡介：國內(nèi)最早推廣VERILOG設(shè)計(jì)方法，有豐富工程實(shí)踐經(jīng)驗(yàn)，曾獲得包括國家發(fā)明二等獎(jiǎng)在內(nèi)的多項(xiàng)國家級(jí)獎(jiǎng)勵(lì)，是業(yè)界公認(rèn)的大師。 夏宇聞老師為VERILOG設(shè)計(jì)方法在中國的推廣和應(yīng)用做了大量工作，曾編寫和翻譯的著作有《Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程》、《Verilog HDL 數(shù)...
上傳時(shí)間： 2015-10-22
上傳用戶：xlrenxuanwei
