亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 夏宇聞數字邏輯設計

夏宇聞數字邏輯設計

  • 資源大小:2957 K
  • 上傳時間: 2015-10-22
  • 上傳用戶:fourleaf
  • 資源積分:2 下載積分
  • 標      簽: 夏宇聞 verilog 邏輯設計

資 源 簡 介

國內最早推廣VERILOG設計方法,有豐富工程實踐經驗,曾獲得包括國家發明二等獎在內的多項國家級獎勵,是業界公認的大師。 夏宇聞老師為VERILOG設計方法在中國的推廣和應用做了大量工作,曾編寫和翻譯的著作有《Verilog 數字系統設計教程》、《Verilog HDL 數字設計與綜合》、《SystemVerilog 驗證方法學》和《數字邏輯基礎與Verilog設計》等,為VERILOG設計方法在中國的推廣和發展作出了卓越的貢獻。夏老師嚴謹負責,離休后仍貢獻余熱,擔任北京至芯FPGA培訓中心顧問。

相 關 資 源

主站蜘蛛池模板: 文成县| 巴青县| 正安县| 洪雅县| 汕尾市| 伽师县| 海宁市| 广东省| 凤庆县| 田东县| 华池县| 莎车县| 康定县| 定安县| 神木县| 邵东县| 方城县| 徐州市| 道真| 简阳市| 彝良县| 肃北| 吉隆县| 岳普湖县| 长宁区| 大竹县| 乌拉特前旗| 绥德县| 扶风县| 岢岚县| 常熟市| 兰州市| 连江县| 保定市| 壤塘县| 邵武市| 阳东县| 临夏县| 嘉荫县| 五台县| 奈曼旗|