用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間： 2017-08-05
上傳用戶：hwl453472107
資源簡介：用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間： 2013-12-28
上傳用戶：zhengzg
資源簡介：基于FPGA器件的DDS設計實現中的一個核心部分就是波形存儲表的設計。首先采用LPM_ROM和 VHDL選擇語句這兩種方法進行波形存儲表的設計和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 求,對這兩種方法的程序進行了優化 最后對這兩種方法設計的程序進行仿...
上傳時間： 2017-09-16
上傳用戶：sardinescn
資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2013-09-05
上傳用戶：life840315
資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2015-04-27
上傳用戶：fandeshun
資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：用VHDL語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：450976175
資源簡介：ic設計入門 用VHDL語言設計IC的一些主要方法和說明
上傳時間： 2015-08-17
上傳用戶：zhengzg
資源簡介：本程序用VHDL語言編程實現FPGA對點陣液晶1602的驅動
上傳時間： 2013-12-03
上傳用戶：黑漆漆
資源簡介：用VHDL語言設計的頻率計，經過驗證，沒有問題
上傳時間： 2013-12-08
上傳用戶：15736969615
資源簡介：用VHDL語言實現樂曲演奏器的設計 這是學習VHDL語言的經典例子
上傳時間： 2016-02-09
上傳用戶：qb1993225
資源簡介：用VHDL語言實現模可變計數器的設計 這是學習VHDL語言的經典例子
上傳時間： 2013-12-27
上傳用戶：dongbaobao
資源簡介：用VHDL語言實現交通燈控制的設計 這是學習VHDL語言的經典例子
上傳時間： 2016-02-09
上傳用戶：Miyuki
資源簡介：用VHDL語言設計的二輸入與非門電路,結構簡單,使用,希望能有所幫助,謝謝批評指導!
上傳時間： 2016-06-22
上傳用戶：miaochun888
資源簡介：這是用VHDL語言設計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導.
上傳時間： 2016-06-22
上傳用戶：xhz1993
資源簡介：用VHDL語言設計簡單的CPU，重點設計微操作代碼，然后設計CPU各組成模塊，最后根據設計的微操作設計微指令，驗證設計的正確性。可基本實現加、減、乘、除、移位、循環等操作。
上傳時間： 2014-02-22
上傳用戶：zuozuo1215
資源簡介：FFT算法的一種基于FPGA器件的實現，供FPGA—DSP方向人員參考
上傳時間： 2013-08-15
上傳用戶：sardinescn
資源簡介：清楚地講述了怎樣用VHDL語言設計整數分頻、小數分頻、分數分頻等，是學習VHDL不可多得的好材料！
上傳時間： 2015-09-09
上傳用戶：Andy123456
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：在用VHDL語言設計中應充分利用VHDL語言特點,從設計思想語句運用及描述方法上等多方面對電路進行優化,舉實例.
上傳時間： 2016-02-15
上傳用戶：xymbian
資源簡介：FFT算法的一種基于FPGA器件的實現，供FPGA—DSP方向人員參考
上傳時間： 2016-12-08
上傳用戶：cjf0304
資源簡介：要求用VHDL語言設計7人表決器和系列檢測器，檢測“1111111101111110”
上傳時間： 2013-12-26
上傳用戶：asddsd
資源簡介：用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現仿真
上傳時間： 2013-12-09
上傳用戶：qiao8960
資源簡介：用VHDL語言實現擴展IIC接口的功能，
上傳時間： 2014-01-22
上傳用戶：zhuoying119
資源簡介：關于用c語言設計屏幕界面技術的精典書籍。
上傳時間： 2013-12-10
上傳用戶：lwwhust
資源簡介：用VHDL語言設計四位全加器，有低位進位和高位進位。
上傳時間： 2013-12-26
上傳用戶：6546544
資源簡介：用JAVA語言實現基于HTTP協議的數據截獲與還原，能夠用java編寫的源碼截獲http協議數據并對其進行還原。 首先：用Jpcap對HTTP協議數據進行截獲。其次、通過分析HTTP協議和數據還原得到HTTP協議數據。
上傳時間： 2014-01-12
上傳用戶：葉山豪
資源簡介：用VHDL語言設計三人表決器 新建VHDL設計文件并保存 檢查編譯 波形仿真
上傳時間： 2014-12-07
上傳用戶：541657925
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊.
上傳時間： 2022-04-25
上傳用戶：
