VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
資源簡介：VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時(shí)間： 2013-08-10
上傳用戶：zxh122
資源簡介：VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時(shí)間： 2017-07-21
上傳用戶：cylnpy
資源簡介：基于VHDL語言的低壓差分接口規(guī)范的實(shí)現(xiàn)
上傳時(shí)間： 2013-12-14
上傳用戶：偷心的海盜
資源簡介：實(shí)用的任意時(shí)鐘分頻Verilog代碼 可以任意分頻的！
上傳時(shí)間： 2016-12-27
上傳用戶：watch100
資源簡介：一個(gè)時(shí)鐘分頻模塊,in verilog hdl
上傳時(shí)間： 2013-12-19
上傳用戶：笨小孩
資源簡介：該文檔為基于VHDL語言的數(shù)字時(shí)鐘設(shè)計(jì)說明書簡介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-20
上傳用戶：
資源簡介：VHDL語言描述，時(shí)鐘分頻,給定CPLD試驗(yàn)板系統(tǒng)時(shí)鐘設(shè)置50M，但由于本作品的需要，我們將系統(tǒng)時(shí)鐘經(jīng)過20分頻得到DS18B20所需的工作時(shí)鐘，大約為1.25M。
上傳時(shí)間： 2014-12-06
上傳用戶：han_zh
資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘分頻程序，可以把高頻時(shí)鐘信號(hào)分成低頻時(shí)鐘信號(hào)，便于實(shí)際應(yīng)用。
上傳時(shí)間： 2017-08-19
上傳用戶：wcl168881111111
資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：自己做的VHDL交通燈控制器；分頻器、信號(hào)控制器、時(shí)鐘模塊；EDA； 通過了仿真、運(yùn)行。時(shí)間可以設(shè)置為隨意的兩位數(shù).
上傳時(shí)間： 2017-08-10
上傳用戶：ghostparker
資源簡介：用VHDL實(shí)現(xiàn)占空比1：1的通用分頻模塊，非常實(shí)用，歡迎大家下載
上傳時(shí)間： 2013-12-19
上傳用戶：皇族傳媒
資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。
上傳時(shí)間： 2015-05-11
上傳用戶：chenlong
資源簡介：利用VHDL語言編寫的一個(gè)16分頻器，另外可以在程序中修改為任意2N的分頻器
上傳時(shí)間： 2014-01-18
上傳用戶：erkuizhang
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA數(shù)控分頻器
上傳時(shí)間： 2014-01-03
上傳用戶：yan2267246
資源簡介：VHDL描述的時(shí)鐘分頻電路，用途廣...
上傳時(shí)間： 2013-12-15
上傳用戶：極客
資源簡介：基于VHDL語言的倒計(jì)時(shí)模塊程序，1Hz時(shí)鐘
上傳時(shí)間： 2017-04-18
上傳用戶：dyctj
資源簡介：占空比1：1的通用分頻模塊
上傳時(shí)間： 2013-12-10
上傳用戶：evil
資源簡介：一個(gè)VHDL實(shí)現(xiàn)的測(cè)頻計(jì),開發(fā)環(huán)境為任何支持VHDL語言的廠商提供的開發(fā)環(huán)境
上傳時(shí)間： 2014-07-31
上傳用戶：水中浮云
資源簡介：一個(gè)簡單的ＶＨＤＬ分頻模塊，可以嵌套自己的子程序?qū)崿F(xiàn)任意分頻
上傳時(shí)間： 2015-05-14
上傳用戶：qiaoyue
資源簡介：基于VHDL語言的頻率計(jì)具有高速計(jì)頻，體積小的特點(diǎn)
上傳時(shí)間： 2015-06-14
上傳用戶：曹云鵬
資源簡介：一個(gè)在spantan3上實(shí)現(xiàn)的24路分頻VHDL程序，實(shí)現(xiàn)方法簡單，并且在硬件電路上跑過，可以直接使用。可以進(jìn)一步修改成PWM程序。
上傳時(shí)間： 2015-08-14
上傳用戶：515414293
資源簡介：介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法，利用這一方法， 可使波形頻率在大范圍內(nèi)變化。
上傳時(shí)間： 2014-01-08
上傳用戶：秦莞爾w
資源簡介：用VHDL寫成的一個(gè)數(shù)控分頻程序.本例中把64HZ分成1HZ
上傳時(shí)間： 2014-01-24
上傳用戶：lifangyuan12
資源簡介：電子琴VHDL程序包含有：頂層程序、音階發(fā)生器程序、數(shù)控分頻模塊程序和自動(dòng)演奏模塊程序
上傳時(shí)間： 2013-12-20
上傳用戶：jjj0202
資源簡介：VHDL語言編寫秒表程序 內(nèi)含每個(gè)模塊的源程序
上傳時(shí)間： 2014-11-23
上傳用戶：hanli8870
資源簡介：這兩個(gè)分別是8位乘法器的VHDL語言的實(shí)現(xiàn)，并經(jīng)過個(gè)人用QUARTUS的驗(yàn)證，另外一個(gè)是奔騰處理器的設(shè)計(jì)思想
上傳時(shí)間： 2016-12-26
上傳用戶：kr770906
資源簡介：電子琴VHDL程序包含有：頂層程序、音階發(fā)生器程序、數(shù)控分頻模塊程序和自動(dòng)演奏模塊程序
上傳時(shí)間： 2014-01-09
上傳用戶：ccclll
資源簡介：電子琴VHDL程序包含有：頂層程序、音階發(fā)生器程序、數(shù)控分頻模塊程序和自動(dòng)演奏模塊程序。
上傳時(shí)間： 2017-07-03
上傳用戶：waizhang
資源簡介：基于VHDL語言的一個(gè)新型串行數(shù)字通信模塊。
上傳時(shí)間： 2017-07-21
上傳用戶：zhengjian
