相 關(guān) 資 源

• dds設(shè)計(jì)，生成多種波形，Verilog語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：dds設(shè)計(jì)，花了一個(gè)星期做的,Verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯(cuò)。

  標(biāo)簽： Verilog dds 波形 語(yǔ)言

  上傳時(shí)間： 2013-08-30

  上傳用戶：wentianyou

• dds設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：dds設(shè)計(jì)，花了一個(gè)星期做的,Verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯(cuò)。

  標(biāo)簽： dds

  上傳時(shí)間： 2013-11-29

  上傳用戶：weixiao99

• 12864制作的多功能萬(wàn)年歷，具有多種功能，可以根據(jù)場(chǎng)景實(shí)現(xiàn)自動(dòng)調(diào)節(jié)背光原理圖+源碼免費(fèi)下載

  資源簡(jiǎn)介：12864制作的多功能萬(wàn)年歷，具有多種功能，可以根據(jù)場(chǎng)景實(shí)現(xiàn)自動(dòng)調(diào)節(jié)背光原理圖+源碼

  標(biāo)簽： 萬(wàn)年歷

  上傳時(shí)間： 2022-07-23

  上傳用戶：zhanglei193

• 本書是一本Verilog語(yǔ)言設(shè)計(jì)和綜合手冊(cè),對(duì)學(xué)習(xí)Verilog語(yǔ)言有很大作用,值得閱讀.免費(fèi)下載

  資源簡(jiǎn)介：本書是一本Verilog語(yǔ)言設(shè)計(jì)和綜合手冊(cè),對(duì)學(xué)習(xí)Verilog語(yǔ)言有很大作用,值得閱讀.

  標(biāo)簽： Verilog 語(yǔ)言

  上傳時(shí)間： 2015-11-21

  上傳用戶：hustfanenze

• TeeChart Pro v7.04,Delphi圖表專用控件,可以生成多種圖表免費(fèi)下載

  資源簡(jiǎn)介：TeeChart Pro v7.04,Delphi圖表專用控件,可以生成多種圖表，如柱狀，線狀，餅狀，曲線圖等

  標(biāo)簽： TeeChart Delphi 7.04 Pro

  上傳時(shí)間： 2014-01-21

  上傳用戶：nanfeicui

• 基于AD985X系列的dds設(shè)計(jì)原理及注意事項(xiàng)免費(fèi)下載

  資源簡(jiǎn)介：基于AD985X系列的dds設(shè)計(jì)原理及注意事項(xiàng)，附有控制程序

  標(biāo)簽： 985X 985 dds AD

  上傳時(shí)間： 2013-12-04

  上傳用戶：a3318966

• 基于1KHz～10MHz系列的dds設(shè)計(jì)原理及注意事項(xiàng)免費(fèi)下載

  資源簡(jiǎn)介：基于1KHz～10MHz系列的dds設(shè)計(jì)原理及注意事項(xiàng)，附有控制程序

  標(biāo)簽： 1KHz MHz dds 10

  上傳時(shí)間： 2014-01-25

  上傳用戶：tedo811

• dds應(yīng)用主要產(chǎn)生正弦波形免費(fèi)下載

  資源簡(jiǎn)介：dds應(yīng)用主要產(chǎn)生正弦波形，可以自己稍加修改即可

  標(biāo)簽： dds 正弦 波形

  上傳時(shí)間： 2016-11-16

  上傳用戶：王者A

• 用于生成ECG波形免費(fèi)下載

  資源簡(jiǎn)介：用于生成ECG波形，包括P波，QRS波，T波

  標(biāo)簽： ECG 波形

  上傳時(shí)間： 2013-12-25

  上傳用戶：luopoguixiong

• Verilog語(yǔ)言的基礎(chǔ)知識(shí)免費(fèi)下載

  資源簡(jiǎn)介：Verilog語(yǔ)言的基礎(chǔ)知識(shí)，及其發(fā)展，通過(guò)這可以對(duì)Verilog語(yǔ)言有初步的了解

  標(biāo)簽： Verilog 語(yǔ)言 基礎(chǔ)知識(shí)

  上傳時(shí)間： 2013-12-21

  上傳用戶：

• AD_9850是一個(gè)可以實(shí)現(xiàn)多種波形顯示的芯片 - 單片機(jī)dds驅(qū)動(dòng)程序免費(fèi)下載

  資源簡(jiǎn)介：AD_9850是一個(gè)可以實(shí)現(xiàn)多種波形顯示的芯片 - 單片機(jī)dds驅(qū)動(dòng)程序，可以同時(shí)驅(qū)動(dòng)兩塊AD9850，并帶LCD驅(qū)動(dòng)顯示 - AD9850設(shè)計(jì)軟件 AD9850設(shè)計(jì)軟件

  標(biāo)簽： 9850 dds AD 波形顯示

  上傳時(shí)間： 2017-03-11

  上傳用戶：vodssv

• 基于FPGA的dds信號(hào)源設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：作為電子類專業(yè)學(xué)生，實(shí)驗(yàn)是提高學(xué)生對(duì)所學(xué)知識(shí)的印象以及發(fā)現(xiàn)問(wèn)題和解決問(wèn)題的能力，增加學(xué)生動(dòng)手能力的必須環(huán)節(jié)。本設(shè)計(jì)的目的就是開(kāi)發(fā)一套滿足學(xué)生實(shí)驗(yàn)需求的信號(hào)源，基于此目的本信號(hào)源并不需要突出的性能，但經(jīng)濟(jì)上要求低成本，同時(shí)要求操作簡(jiǎn)單，能夠輸...

  標(biāo)簽： FPGA dds 信號(hào)源

  上傳時(shí)間： 2013-04-24

  上傳用戶：afeiafei309

• 基于Verilog-HDL的dds設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的dds設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！

  標(biāo)簽： Verilog-HDL dds hdl

  上傳時(shí)間： 2021-12-21

  上傳用戶：

• 用STM32F407生成PWM波，波形頻率可調(diào)，占空比可調(diào).zip免費(fèi)下載

  資源簡(jiǎn)介：用STM32F407生成PWM波，波形頻率可調(diào)，占空比可調(diào).zip

  標(biāo)簽： stm32f407 pwm

  上傳時(shí)間： 2022-06-28

  上傳用戶：d1997wayne

• 2013全國(guó)電子設(shè)計(jì)大賽AD9854全部資料，51單片機(jī)編程，fpga編程的各種波形發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：AD9854全部資料，51單片機(jī)編程，fpga編程的各種波形發(fā)生器，我在淘寶網(wǎng)買的花了30塊大洋

  標(biāo)簽： 2013 9854 fpga 編程

  上傳時(shí)間： 2013-11-21

  上傳用戶：uuuuuuu

• 摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（dds）的三相多波形函數(shù)發(fā)生器的基本原理免費(fèi)下載

  資源簡(jiǎn)介：摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（dds）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序

  標(biāo)簽： CPLD dds 可編程邏輯器件 三相

  上傳時(shí)間： 2015-10-28

  上傳用戶：wqxstar

• 系統(tǒng)功能設(shè)計(jì) 試卷生成系統(tǒng)是為了對(duì)試卷生成實(shí)行計(jì)算機(jī)化的管理免費(fèi)下載

  資源簡(jiǎn)介：系統(tǒng)功能設(shè)計(jì) 試卷生成系統(tǒng)是為了對(duì)試卷生成實(shí)行計(jì)算機(jī)化的管理，以提高工作效率，方便用戶。主要功能有對(duì)試卷設(shè)置、試卷生成等進(jìn)行管理和檢索，以及對(duì)系統(tǒng)自身的用戶權(quán)限管理。提供多種信息的錄入，比如試卷設(shè)置、試卷生成等。系統(tǒng)不但含有試題中日常項(xiàng)目的...

  標(biāo)簽： 試卷 計(jì)算機(jī)

  上傳時(shí)間： 2014-12-07

  上傳用戶：silenthink

• 基于FPGA的多平臺(tái)虛擬儀器研究設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：虛擬儀器技術(shù)是以傳感器、信號(hào)測(cè)量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)。目前虛擬儀器大部分是基于PC機(jī)，利用PCI等總線技術(shù)傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)平臺(tái)已經(jīng)應(yīng)用到各個(gè)領(lǐng)域，而市場(chǎng)上...

  標(biāo)簽： FPGA 虛擬儀器

  上傳時(shí)間： 2013-04-24

  上傳用戶：shwjl

• 基于Verilog語(yǔ)言的實(shí)用FPGA設(shè)計(jì)(美）科夫曼免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog語(yǔ)言的實(shí)用FPGA設(shè)計(jì)(美),國(guó)外Verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來(lái)，不下別后悔~~

  標(biāo)簽： Verilog FPGA 語(yǔ)言

  上傳時(shí)間： 2013-04-24

  上傳用戶：zhyiroy

• 《單片機(jī)高級(jí)語(yǔ)言c51應(yīng)用程序設(shè)計(jì)》書450頁(yè)，徐愛(ài)鈞，彭秀華等編著免費(fèi)下載

  資源簡(jiǎn)介：《單片機(jī)高級(jí)語(yǔ)言c51應(yīng)用程序設(shè)計(jì)》書450頁(yè)，徐愛(ài)鈞，彭秀華等編著

  標(biāo)簽： c51 450 單片機(jī) 高級(jí)語(yǔ)言

  上傳時(shí)間： 2013-06-27

  上傳用戶：111111112

• 于博士主講的Cadence軟件設(shè)計(jì)視頻教程31-40，共計(jì)60講免費(fèi)下載

  資源簡(jiǎn)介：于博士主講的Cadence軟件設(shè)計(jì)視頻教程31-40，共計(jì)60講

  標(biāo)簽： Cadence 31 40 軟件設(shè)計(jì)

  上傳時(shí)間： 2013-07-23

  上傳用戶：

• 于博士主講的Cadence軟件設(shè)計(jì)視頻教程41-50，共計(jì)60講免費(fèi)下載

  資源簡(jiǎn)介：于博士主講的Cadence軟件設(shè)計(jì)視頻教程41-50，共計(jì)60講

  標(biāo)簽： Cadence 41 50 軟件設(shè)計(jì)

  上傳時(shí)間： 2013-07-23

  上傳用戶：

• 于博士主講的Cadence軟件設(shè)計(jì)視頻教程51-60，共計(jì)60講免費(fèi)下載

  資源簡(jiǎn)介：于博士主講的Cadence軟件設(shè)計(jì)視頻教程51-60，共計(jì)60講

  標(biāo)簽： Cadence 51 60 軟件設(shè)計(jì)

  上傳時(shí)間： 2013-07-23

  上傳用戶：

• 于博士主講的Cadence軟件設(shè)計(jì)視頻教程11-20，共計(jì)60講免費(fèi)下載

  資源簡(jiǎn)介：于博士主講的Cadence軟件設(shè)計(jì)視頻教程11-20，共計(jì)60講

  標(biāo)簽： Cadence 11 20 軟件設(shè)計(jì)

  上傳時(shí)間： 2013-07-23

  上傳用戶：

• 基于VHDL的dds設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL的dds設(shè)計(jì)，在QUTURS2zhon仿真通過(guò)

  標(biāo)簽： VHDL dds

  上傳時(shí)間： 2013-12-21

  上傳用戶：TRIFCT

• 此文件采用了Verilog語(yǔ)言在cpld中怎樣實(shí)現(xiàn)波形發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：此文件采用了Verilog語(yǔ)言在cpld中怎樣實(shí)現(xiàn)波形發(fā)生器，及其驗(yàn)證程序

  標(biāo)簽： Verilog cpld 語(yǔ)言 波形發(fā)生器

  上傳時(shí)間： 2015-06-11

  上傳用戶：181992417

• 介紹一種基于單片機(jī)控制的多功能直流穩(wěn)壓電源的設(shè)計(jì)方案。該電源簡(jiǎn)單易用 ,精度高、成 本低 ,可以用作信號(hào)發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號(hào) 通過(guò)軟件升級(jí)很容 易實(shí)現(xiàn)功能擴(kuò)免費(fèi)下載

  資源簡(jiǎn)介：介紹一種基于單片機(jī)控制的多功能直流穩(wěn)壓電源的設(shè)計(jì)方案。該電源簡(jiǎn)單易用 ,精度高、成 本低 ,可以用作信號(hào)發(fā)生器 ,產(chǎn)生輸出正弦波、方波、三角波、鋸齒波等多種波形信號(hào) 通過(guò)軟件升級(jí)很容 易實(shí)現(xiàn)功能擴(kuò)展。

  標(biāo)簽： 單片機(jī)控制 信號(hào)發(fā)生器 三角波 信號(hào)

  上傳時(shí)間： 2015-10-14

  上傳用戶：franktu

• 設(shè)計(jì)輸入 ! 多種設(shè)計(jì)輸入方法 – Quartus II • 原理圖式圖形設(shè)計(jì)輸入 • 文本編輯 – AHDL, VHDL, Verilog • 內(nèi)存編輯 免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)輸入 ! 多種設(shè)計(jì)輸入方法 – Quartus II &#8226 原理圖式圖形設(shè)計(jì)輸入 &#8226 文本編輯 – AHDL, VHDL, Verilog &#8226 內(nèi)存編輯 – Hex, Mif – 第三方工具 &#8226 EDIF &#8226 HDL &#8226 VQM – 或采用一些別的方法去優(yōu)化和提高輸入的靈活...

  標(biāo)簽： 8226 Quartus Verilog AHDL

  上傳時(shí)間： 2014-01-04

  上傳用戶：love_stanford

• 【原創(chuàng)】生成各個(gè)子模塊Verilog文件的頂層文件免費(fèi)下載

  資源簡(jiǎn)介：【原創(chuàng)】生成各個(gè)子模塊Verilog文件的頂層文件，自動(dòng)完成模塊的互連。減少冗余的繁瑣的勞動(dòng)。提高工作效率。

  標(biāo)簽： Verilog 子模塊

  上傳時(shí)間： 2013-12-24

  上傳用戶：zhaiyanzhong

• vhdl to Verilog語(yǔ)言的編程設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：vhdl to Verilog語(yǔ)言的編程設(shè)計(jì)，很有參考價(jià)值。

  標(biāo)簽： Verilog vhdl to 語(yǔ)言

  上傳時(shí)間： 2015-11-13

  上傳用戶：2467478207