這是我用vhdl語言,在fpga內部做了一個雙口ram的程序。我的郵箱:wleechina@163.com
資源簡介:這是我用vhdl語言,在fpga內部做了一個雙口ram的程序。我的郵箱:wleechina@163.com
上傳時間: 2013-09-02
上傳用戶:jhksyghr
資源簡介:這是我用vhdl語言,在fpga內部做了一個雙口ram的程序。我的郵箱:wleechina@163.com
上傳時間: 2015-07-13
上傳用戶:gmh1314
資源簡介:這是一個用vhdl語言編寫的并口轉串口程序,在altera開發系統下驗證通過,運用于開發板與計算機之間的通信,源程序可以提供參考
上傳時間: 2014-12-21
上傳用戶:cylnpy
資源簡介:這是一個用vhdl語言寫的分頻程序,可用得著
上傳時間: 2015-12-16
上傳用戶:jiahao131
資源簡介:這是一個用vhdl語言寫的數碼管程序.有用著
上傳時間: 2015-12-16
上傳用戶:tuilp1a
資源簡介:這是一個用vhdl語言寫的LCD程序,希望對大家有所幫助
上傳時間: 2015-12-16
上傳用戶:csgcd001
資源簡介:這是一個用vhdl語言寫的電動機程序,希望對大家有用
上傳時間: 2014-07-24
上傳用戶:semi1981
資源簡介:這是一個用vhdl語言編寫的電梯控制程序,挺好使的,希望有興趣的可以看看,內有word文檔說明。
上傳時間: 2013-12-19
上傳用戶:gdgzhym
資源簡介:這是一個用vhdl語言寫的LCD驅動程序!希望對大家有用
上傳時間: 2014-12-05
上傳用戶:杜瑩12345
資源簡介:這是我用verilog語言編寫的矩陣鍵盤源程序
上傳時間: 2016-07-28
上傳用戶:trepb001
資源簡介:這是一個用vhdl語言實現了DES加密功能的程序,由于DES加密的模式,解密時需把密要倒置
上傳時間: 2013-12-04
上傳用戶:hebmuljb
資源簡介:這是一個用vhdl語言描述的I2C自動配置模塊,使用了來自opencores.org的I2C核,已在altera的cyclone芯片上調試通過
上傳時間: 2013-12-19
上傳用戶:一諾88
資源簡介:這是一個用vhdl語言實現的非常實用的表決器
上傳時間: 2016-11-10
上傳用戶:ardager
資源簡介:這是一個用vhdl語言編寫的mp3編解碼實現。
上傳時間: 2016-12-15
上傳用戶:lepoke
資源簡介:這是一個用vhdl語言實現dds的例子,已在quartusII里調通并可以下載到實驗箱上,功能正確
上傳時間: 2014-01-21
上傳用戶:xsnjzljj
資源簡介:這是我用C語言編寫的二叉數演示,實現怎樣運用二叉數
上傳時間: 2013-12-17
上傳用戶:wmwai1314
資源簡介:這是一個用vhdl語言編寫的數字電路程序,僅供學習參考。
上傳時間: 2014-01-18
上傳用戶:Avoid98
資源簡介:這是一個用vhdl語言編寫的數字電路程序,僅供學習和參考。
上傳時間: 2013-12-16
上傳用戶:dragonhaixm
資源簡介:/*這是我用C語言編的第一個程序,編譯通過,下載到單片機里能夠正常運行,我非常高興,對我來說有紀念價值*/
上傳時間: 2014-01-25
上傳用戶:diets
資源簡介:這是我用C語言寫的一個很好的打包程序,壓縮軟件就是這樣的原理,理解了這個程序,下一步你就可以寫一個壓縮軟件。 功能: 1.能把若干個任何類型的小文件打包到一個大文件中。 2.可以查詢打包后的大文件里包含哪些小文件,以及每個小文件的大小。 3.可以...
上傳時間: 2013-11-26
上傳用戶:Ants
資源簡介:這是一個用vhdl語言實現的移位器,可以實現移位功能
上傳時間: 2014-07-04
上傳用戶:gxrui1991
資源簡介:這是一個用vhdl語言實現的比較完整的ALU,可以用作其他cPU設計的部件
上傳時間: 2013-12-12
上傳用戶:王楚楚
資源簡介:這是我用Xilinx公司的sparten3開發板,ISE集成開發環境,用vhdl語言開發的串口全雙工通信程序,供大家參考,共同學習。
上傳時間: 2013-12-04
上傳用戶:jennyzai
資源簡介:這是個用vhdl寫的測頻源程序,最大可測10M,你可以任意修改,但請你更新后發一份給我
上傳時間: 2015-11-20
上傳用戶:liglechongchong
資源簡介:這是我用hoho5.2.0.6引擎寫的坦克游戲,采用c語言,寫了個矩形碰撞函數可以方便游戲里處理碰撞事件.游戲寫的很簡單.對想熟悉hoho引擎或游戲編程的人有很大的幫助
上傳時間: 2016-07-07
上傳用戶:bcjtao
資源簡介:這是分別用vhdl和verilog語言編寫的源程序,里邊還附上了生成的電路器件圖。
上傳時間: 2014-01-23
上傳用戶:123456wh
資源簡介:這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
上傳時間: 2013-11-29
上傳用戶:jjj0202
資源簡介:這是一個用java語言編寫的關于世界杯的軟件(我是一個足球迷啦),里面包含了實現這一功能的源代碼
上傳時間: 2017-05-22
上傳用戶:ippler8
資源簡介:這是一個用vhdl硬件描述語言實現的乘法器而不是多路選擇器
上傳時間: 2013-12-31
上傳用戶:songyue1991
資源簡介:這是一個用java語言編寫的小型游戲,主要是供我平時自己玩(DIY啦),里面包含了實現這一功能的源代碼
上傳時間: 2013-12-12
上傳用戶:kiklkook