1.2 FPGA的設(shè)計方法與要求。
資源簡介：1.2 FPGA的設(shè)計方法與要求。
上傳時間： 2014-12-28
上傳用戶：JIMMYCB001
資源簡介：1.2 FPGA的設(shè)計方法與要求。
上傳時間： 2013-10-18
上傳用戶：nanfeicui
資源簡介：1.4 FPGA的設(shè)計工具。
上傳時間： 2013-10-15
上傳用戶：1412904892
資源簡介：1.3 FPGA的設(shè)計流程。
上傳時間： 2013-10-09
上傳用戶：lwwhust
資源簡介：基于Verilog-HDL的硬件電路的實現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時序關(guān)系 9.1.2 流程圖的設(shè)計 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細(xì)描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時間： 2015-09-16
上傳用戶：chfanjiang
資源簡介：1.4 FPGA的設(shè)計工具。
上傳時間： 2013-10-14
上傳用戶：skhlm
資源簡介：1.3 FPGA的設(shè)計流程。
上傳時間： 2013-11-03
上傳用戶：xiehao13
資源簡介：動態(tài)資源分配系統(tǒng)的設(shè)計 目的與要求： 本設(shè)計的目的是通過編寫和調(diào)試一個系統(tǒng)動態(tài)分配資源的簡單模擬程序，觀察死鎖產(chǎn)生的條件，并采用適當(dāng)?shù)乃惴ǎ行У胤乐购捅苊馑梨i的發(fā)生。具體要求如下： ⑴模擬一個銀行家算法； ⑵初始化時讓系統(tǒng)擁有一定的資源；...
上傳時間： 2013-11-30
上傳用戶：gtf1207
資源簡介：在軟件接收機(jī)的基礎(chǔ)上,利用鑒頻器輔助鑒相器的輸出,引入一個模糊邏輯控制器,使得環(huán)路能夠智能跟蹤信號的動態(tài)變化.實驗結(jié)果證明所提出的設(shè)計方法與傳統(tǒng)環(huán)路相比可大幅度縮短跟蹤時間,減小環(huán)路濾波器帶寬,并能消除周跳.
上傳時間： 2016-09-01
上傳用戶：lindor
資源簡介：FPGA的設(shè)計方法和設(shè)計原則的視頻介紹和教程
上傳時間： 2014-01-26
上傳用戶：jiahao131
資源簡介：小型公司工資管理系統(tǒng)設(shè)計 設(shè)計說明與要求： 1、公司主要有4類人員：經(jīng)理、技術(shù)員、銷售員、銷售經(jīng)理。要求存儲這些人的職工號、姓名、月工資、崗位、年齡、性別等信息。 2、工資的計算方法： A、經(jīng)理：固定月薪為8000； B、技術(shù)員：工作時間*小時工資（...
上傳時間： 2015-10-25
上傳用戶：cc1015285075
資源簡介：回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 ...
上傳時間： 2013-06-23
上傳用戶：123啊
資源簡介：中南大學(xué)數(shù)字電子技術(shù)課程設(shè)計--數(shù)字鐘的設(shè)計 一.設(shè)計目的 1. 進(jìn)一步掌握各芯片的邏輯功能及使用方法。 2. 進(jìn)一步掌握數(shù)字鐘的設(shè)計方法和和計數(shù)器相互級聯(lián)的方法。 3. 進(jìn)一步掌握數(shù)字系統(tǒng)的設(shè)計和數(shù)字系統(tǒng)功能的測試方法。 4. 進(jìn)一步掌握數(shù)字系統(tǒng)的制作...
上傳時間： 2013-12-25
上傳用戶：netwolf
資源簡介：題目：電子時鐘的設(shè)計 一、實驗?zāi)康模? 1． 掌握多位計數(shù)器相連的設(shè)計方法。 2． 掌握十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計數(shù)器的設(shè)計方法。 3． 繼續(xù)鞏固多位數(shù)碼管的驅(qū)動及編碼。 4． 掌握揚(yáng)聲器的驅(qū)動 5． 掌握EPLD技術(shù)的層次化設(shè)計方法 二、實驗要求：...
上傳時間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：附錄 光盤說明\r\n本書附贈的光盤包括各章節(jié)實例的設(shè)計工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實例名稱的對應(yīng)關(guān)系如下...
上傳時間： 2013-08-11
上傳用戶：ecooo
資源簡介：數(shù)據(jù)庫設(shè)計2．頁面的設(shè)計與開發(fā)3．小結(jié)第8章在線考試系統(tǒng) 161 實例分析 161 1． 系統(tǒng)設(shè)計2．系統(tǒng)功能預(yù)覽知識要點 167 制作步驟 168 1 ... 利用簡單的HTML代碼與腳本 融合而成的ASP技術(shù)可以開發(fā)強(qiáng)大的Web應(yīng)用程序，例如數(shù)據(jù)庫的存取、文件的訪問、計數(shù)器的
上傳時間： 2015-04-02
上傳用戶：FreeSky
資源簡介：1.學(xué)習(xí)在單片機(jī)系統(tǒng)中擴(kuò)展簡單I/O接口的方法。 2.學(xué)習(xí)數(shù)據(jù)輸出程序的設(shè)計方法。 3.學(xué)習(xí)模擬交通燈控制的方法。 4.學(xué)習(xí)雙色燈的使用。
上傳時間： 2014-01-05
上傳用戶：er1219
資源簡介：1. 總則 4 1.1. 概述 4 1.2. 賣方的建議書要求 5 1.3. 報價要求 6 2. 總體要求 7 2.1. 項目目標(biāo) 7 2.2. 功能要求 7 2.3. 性能要求 7 2.4. 組網(wǎng)要求 7 2.5. 管理要求 8 2.6. 安全要求 8 3. 技術(shù)規(guī)范 9 3.1. 電子地圖應(yīng)用實現(xiàn) 9 3.1.1. 電子地圖查...
上傳時間： 2013-12-20
上傳用戶：cx111111
資源簡介：嵌入式系統(tǒng)的設(shè)計方法 3.1 嵌入式系統(tǒng)的總體結(jié)構(gòu) 3.2 嵌入式系統(tǒng)開發(fā)過程 3.3 ADS集成開發(fā)環(huán)境的使用 3.4 用AXD進(jìn)行代碼調(diào)試
上傳時間： 2014-01-04
上傳用戶：luke5347
資源簡介：課程考核方法與要求 用上機(jī)考試為主(50％)與筆試為輔(50％)的方法進(jìn)行考核。筆試考核計算機(jī)文化基礎(chǔ)知識和程序設(shè)計知識；上機(jī)考核內(nèi)容為：漢字輸入、Windows及Office操作技術(shù)、網(wǎng)絡(luò)操作、網(wǎng)頁制作、表基本操作、庫基本操作、簡單程序設(shè)計等。 附模擬試卷15...
上傳時間： 2014-02-20
上傳用戶：cc1915
資源簡介：匯編程序的中斷程序的設(shè)計方法 int 21H的1號、2號、9號功能的使用 使用21H中斷的9號功能，輸出提示信息，并使用1號功能從鍵盤輸入2個小于10的數(shù)，計算其和，并將和存放在存儲單元R中。
上傳時間： 2014-12-01
上傳用戶：luopoguixiong
資源簡介：實驗 1 對象的創(chuàng)建和使用 ( l ）理解類的定義； ( 2 ）掌握對象的聲明； ( 3 ）學(xué)會使用構(gòu)造函數(shù)初始化對象； ( 4 ）使用類的數(shù)據(jù)和方法。 實驗 2 類的靜態(tài)成員與實例成員 ( l ）掌握靜態(tài)成員與實例成員的區(qū)別； ( 2 ）學(xué)會使用類的靜態(tài)成員。 實...
上傳時間： 2017-01-31
上傳用戶：wys0120
資源簡介：第1節(jié) 引 言…… …… …… ……… 1 1.1 數(shù)字搶答器概述……………………………………………………………1 1.2 設(shè)計任務(wù)與要求……………………………………………………………1 1.3 系統(tǒng)主要功能………………………………………………………………2 ...
上傳時間： 2017-02-02
上傳用戶：qq521
資源簡介：對弓網(wǎng)故障的檢測在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相...
上傳時間： 2013-04-24
上傳用戶：cuiqiang
資源簡介：介紹FPGA的設(shè)計quartue 2設(shè)計軟件。其中還有INDESIGN 和XILINUX 公司的軟件\r\n
上傳時間： 2013-08-13
上傳用戶：ryb
資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n
上傳時間： 2013-08-18
上傳用戶：青春給了作業(yè)95
資源簡介：基于J2EE的門診劃價系統(tǒng) 目 錄 第1章 緒論 1 1.1 引言 1 1.2 概述 2 1.2.1 簡要概述 2 1.2.2 目標(biāo) 3 1.2.3 條件或限制 3 1.3 J2EE概述 3 第2章 系統(tǒng)運(yùn)行的必要環(huán)境 6 2.1 J2EE運(yùn)行環(huán)境的要求 6 2.1.1 對硬件條件和操作系統(tǒng)的要求 6 2.1.2 對軟件...
上傳時間： 2013-11-26
上傳用戶：ruixue198909
資源簡介：附錄 光盤說明 本書附贈的光盤包括各章節(jié)實例的設(shè)計工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過： ? Windows XP SP2 ? MATLAB ? Altera Quartus II ? synplify8.4 ? modelsim_ae6.1 光盤目錄與實例名稱的對應(yīng)關(guān)系如下： cht02...
上傳時間： 2013-12-05
上傳用戶：zhaiye
資源簡介：具體內(nèi)容主要包括以下幾個方面： 1、FPGA的基礎(chǔ)知識和概念，設(shè)計流程。 2、QuartuII軟件使用方法和技巧 3、VerilogHDL語言設(shè)計方法和技巧 4、基于FPGA的嵌入式系統(tǒng)設(shè)計(NIOSII設(shè)計) 5、FPGA硬件電路板設(shè)計 6、其他專題討論(如Memory控制器設(shè)計，圖像處...
上傳時間： 2013-11-26
上傳用戶：jjj0202
資源簡介：隨著信息技術(shù)的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線結(jié)構(gòu)上存在自身無法克服的缺陷，在高頻環(huán)境下容易串?dāng)_，而增大誤碼率。SATA串行總線技術(shù)應(yīng)運(yùn)而生。作為一種新型的總線接口，它提供了高達(dá)...
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
