1.4 FPGA的設(shè)計(jì)工具。
資源簡(jiǎn)介：1.4 FPGA的設(shè)計(jì)工具。
上傳時(shí)間： 2013-10-15
上傳用戶：1412904892
資源簡(jiǎn)介：1.4 FPGA的設(shè)計(jì)工具。
上傳時(shí)間： 2013-10-14
上傳用戶：skhlm
資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-09
上傳用戶：lwwhust
資源簡(jiǎn)介：1.2 FPGA的設(shè)計(jì)方法與要求。
上傳時(shí)間： 2014-12-28
上傳用戶：JIMMYCB001
資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-03
上傳用戶：xiehao13
資源簡(jiǎn)介：1.2 FPGA的設(shè)計(jì)方法與要求。
上傳時(shí)間： 2013-10-18
上傳用戶：nanfeicui
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G FPGA-CPLD設(shè)計(jì)工具——Xilinx-ISE使用詳解-378頁(yè)-71.7M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：yuanyuan123
資源簡(jiǎn)介：together是不比Rose差的設(shè)計(jì)工具,甚至在生成java類方面效果更好,該教材是together6.1的一份實(shí)例教程,不錯(cuò)!
上傳時(shí)間： 2013-12-17
上傳用戶：athjac
資源簡(jiǎn)介：具體內(nèi)容主要包括以下幾個(gè)方面： 1、FPGA的基礎(chǔ)知識(shí)和概念，設(shè)計(jì)流程。 2、QuartuII軟件使用方法和技巧 3、VerilogHDL語(yǔ)言設(shè)計(jì)方法和技巧 4、基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)(NIOSII設(shè)計(jì)) 5、FPGA硬件電路板設(shè)計(jì) 6、其他專題討論(如Memory控制器設(shè)計(jì)，圖像處...
上傳時(shí)間： 2013-11-26
上傳用戶：jjj0202
資源簡(jiǎn)介：介紹FPGA的設(shè)計(jì)quartue 2設(shè)計(jì)軟件。其中還有INDESIGN 和XILINUX 公司的軟件\r\n
上傳時(shí)間： 2013-08-13
上傳用戶：ryb
資源簡(jiǎn)介：詳細(xì)介紹了FPGA的設(shè)計(jì)的指導(dǎo)性原則，F(xiàn)PGA的設(shè)計(jì)的具體準(zhǔn)則，F(xiàn)PGA設(shè)計(jì)中的常見疑問(wèn)，用FPGA的不可不看！
上傳時(shí)間： 2013-08-16
上傳用戶：lunshaomo
資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
上傳時(shí)間： 2013-11-13
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡(jiǎn)單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 9.1.2 流程圖的設(shè)計(jì) 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時(shí)間： 2015-09-16
上傳用戶：chfanjiang
資源簡(jiǎn)介：《SOPC系統(tǒng)設(shè)計(jì)入門教程》 前言 目錄 第一章 概述 1．1 SOPC的概念 1．2 SOPC系統(tǒng)設(shè)計(jì)流程 1．2．1 SOPC Builder的設(shè)計(jì)流程 1．2．2 SOPC Builder的設(shè)計(jì)階段 1．2．3 SOPC系統(tǒng)開發(fā)流程 1．3 SOPC系統(tǒng)開發(fā)環(huán)境 1．4 本書中的系統(tǒng)配置
上傳時(shí)間： 2016-04-06
上傳用戶：13681659100
資源簡(jiǎn)介：FPGA/CPLD設(shè)計(jì)工具---Xilinx ISE使用詳解光盤源代碼，Xilinx公司推薦的FPGA/CPLD培訓(xùn)教材
上傳時(shí)間： 2016-05-15
上傳用戶：gyq
資源簡(jiǎn)介：FPGA的應(yīng)用,對(duì)初學(xué)者很有幫助,主要講述了CPLD/FPGA的設(shè)計(jì)
上傳時(shí)間： 2013-08-09
上傳用戶：丶灬夏天
資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
上傳時(shí)間： 2013-11-07
上傳用戶：dudu1210004
資源簡(jiǎn)介：串行口升級(jí)程序支持1-4口的中斷控制
上傳時(shí)間： 2015-02-16
上傳用戶：541657925
資源簡(jiǎn)介：1 要轉(zhuǎn)換的SF1.x數(shù)據(jù)庫(kù)文件必須為1.4以上的版本, 不然可能無(wú)法正常轉(zhuǎn)換 2 由于轉(zhuǎn)換要求2.0數(shù)據(jù)庫(kù)文件必須無(wú)任何論壇、用戶、帖子數(shù)據(jù), 因此隨本轉(zhuǎn)換程序提供了一個(gè)真正的數(shù)據(jù)全空的數(shù)據(jù)庫(kù)文件!(注意隨SF發(fā)布自帶的那個(gè)數(shù)據(jù)庫(kù)文件內(nèi)已有論壇版塊等數(shù)據(jù), 不能用...
上傳時(shí)間： 2014-01-04
上傳用戶：jjj0202
資源簡(jiǎn)介：Java 日歷 [JDK1.4] 用 JDK 1.4 開發(fā)的日歷程序，類似 Windows 的日歷。內(nèi)附詳細(xì)說(shuō)明。
上傳時(shí)間： 2015-02-20
上傳用戶：ruan2570406
資源簡(jiǎn)介：串行口升級(jí)子程序支持1-4口的中斷控制
上傳時(shí)間： 2013-12-16
上傳用戶：comua
資源簡(jiǎn)介：JSP線上水球游戲開發(fā)環(huán)境Tomcat 5.5.x + JDK 5.0（不要在JDK 1.4.x的JVM上跑）
上傳時(shí)間： 2013-12-08
上傳用戶：6546544
資源簡(jiǎn)介：Delphi是1個(gè)強(qiáng)大的RAD工具，但有時(shí)候?yàn)榱双@取系統(tǒng)的更大控制還是必不可少的要使用到WindowsAPI，我現(xiàn)在提供了WindowAPI的Delphi描述，為每個(gè)核心API提供了Delphi的描述，包括示例代碼
上傳時(shí)間： 2014-03-09
上傳用戶：wys0120
資源簡(jiǎn)介：FPGA的設(shè)計(jì)規(guī)則，及其一些設(shè)計(jì)思路，希望像我這樣的新手可以從中學(xué)到東西
上傳時(shí)間： 2015-07-02
上傳用戶：開懷常笑
資源簡(jiǎn)介：verilog編程ps2接口設(shè)計(jì),基于FPGA的設(shè)計(jì)
上傳時(shí)間： 2013-12-23
上傳用戶：diets
資源簡(jiǎn)介：Altera FPGA 的開發(fā)工具的詳細(xì)教程，有例程與步奏
上傳時(shí)間： 2015-10-25
上傳用戶：hewenzhi
資源簡(jiǎn)介：一個(gè)關(guān)于pid控制器的設(shè)計(jì)工具，因?yàn)槭怯⑽牡模瑫簳r(shí)小弟沒(méi)有看懂，歡迎大家下載學(xué)習(xí)學(xué)習(xí)，看著貌似不錯(cuò)的。
上傳時(shí)間： 2015-11-08
上傳用戶：陽(yáng)光少年2016
資源簡(jiǎn)介：一種基于FPGA的設(shè)計(jì)實(shí)時(shí)高分辨率圖像處理系統(tǒng)的設(shè)計(jì)方法。英文為Real-Time System for High-Image Resolution Disparity Estimation。主要講算法和系統(tǒng)構(gòu)架
上傳時(shí)間： 2014-01-07
上傳用戶：lacsx
資源簡(jiǎn)介：濾波器的設(shè)計(jì)工具, 驗(yàn)證無(wú)線代碼可以使用.
上傳時(shí)間： 2014-01-15
上傳用戶：1079836864
資源簡(jiǎn)介：這是S3C2410 UBOOT1.1.4啟動(dòng)的2進(jìn)制文件,燒寫完了可啟動(dòng)zImage有TFTP
上傳時(shí)間： 2016-08-10
上傳用戶：lindor
