Synplicity Xilinx Technology Mapper, version 7.2, Build 175R, built Oct 24 2002
Copyright (C) 1994-2002, Synplicity Inc.  All Rights Reserved


##### START TIMING REPORT #####
# Timing Report written on Thu Jun 19 10:51:18 2003
#


Top view:              cpu
Paths requested:       5
from:                  i:ram_array_30[0] i:ram_array_30[1] i:ram_array_30[2] i:ram_array_30[3] i:ram_array_30[4] i:ram_array_30[5] i:ram_array_30[6] i:ram_array_30[7] i:ram_array_30[8] i:ram_array_30[9] i:ram_array_30[10] i:ram_array_30[11] i:ram_array_30[12] i:ram_array_30[13] i:ram_array_30[14] i:ram_array_30[15] i:ram_array_30[16] i:ram_array_30[17] i:ram_array_30[18] i:ram_array_30[19] i:ram_array_30[20] i:ram_array_30[21] i:ram_array_30[22] i:ram_array_30[23] i:ram_array_30[24] i:ram_array_30[25] i:ram_array_30[26] i:ram_array_30[27] i:ram_array_30[28] i:ram_array_30[29] i:ram_array_30[30] i:ram_array_30[31] i:ram_array_29[0] i:ram_array_29[1] i:ram_array_29[2] i:ram_array_29[3] i:ram_array_29[4] i:ram_array_29[5] i:ram_array_29[6] i:ram_array_29[7] i:ram_array_29[8] i:ram_array_29[9] i:ram_array_29[10] i:ram_array_29[11] i:ram_array_29[12] i:ram_array_29[13] i:ram_array_29[14] i:ram_array_29[15] i:ram_array_29[16] i:ram_array_29[17] i:ram_array_29[18] i:ram_array_29[19] i:ram_array_29[20] i:ram_array_29[21] i:ram_array_29[22] i:ram_array_29[23] i:ram_array_29[24] i:ram_array_29[25] i:ram_array_29[26] i:ram_array_29[27] i:ram_array_29[28] i:ram_array_29[29] i:ram_array_29[30] i:ram_array_29[31] i:ram_array_28[0] i:ram_array_28[1] i:ram_array_28[2] i:ram_array_28[3] i:ram_array_28[4] i:ram_array_28[5] i:ram_array_28[6] i:ram_array_28[7] i:ram_array_28[8] i:ram_array_28[9] i:ram_array_28[10] i:ram_array_28[11] i:ram_array_28[12] i:ram_array_28[13] i:ram_array_28[14] i:ram_array_28[15] i:ram_array_28[16] i:ram_array_28[17] i:ram_array_28[18] i:ram_array_28[19] i:ram_array_28[20] i:ram_array_28[21] i:ram_array_28[22] i:ram_array_28[23] i:ram_array_28[24] i:ram_array_28[25] i:ram_array_28[26] i:ram_array_28[27] i:ram_array_28[28] i:ram_array_28[29] i:ram_array_28[30] i:ram_array_28[31] i:ram_array_27[0] i:ram_array_27[1] i:ram_array_27[2] i:ram_array_27[3] i:ram_array_27[4] i:ram_array_27[5] i:ram_array_27[6] i:ram_array_27[7] i:ram_array_27[8] i:ram_array_27[9] i:ram_array_27[10] i:ram_array_27[11] i:ram_array_27[12] i:ram_array_27[13] i:ram_array_27[14] i:ram_array_27[15] i:ram_array_27[16] i:ram_array_27[17] i:ram_array_27[18] i:ram_array_27[19] i:ram_array_27[20] i:ram_array_27[21] i:ram_array_27[22] i:ram_array_27[23] i:ram_array_27[24] i:ram_array_27[25] i:ram_array_27[26] i:ram_array_27[27] i:ram_array_27[28] i:ram_array_27[29] i:ram_array_27[30] i:ram_array_27[31] i:ram_array_26[0] i:ram_array_26[1] i:ram_array_26[2] i:ram_array_26[3] i:ram_array_26[4] i:ram_array_26[5] i:ram_array_26[6] i:ram_array_26[7] i:ram_array_26[8] i:ram_array_26[9] i:ram_array_26[10] i:ram_array_26[11] i:ram_array_26[12] i:ram_array_26[13] i:ram_array_26[14] i:ram_array_26[15] i:ram_array_26[16] i:ram_array_26[17] i:ram_array_26[18] i:ram_array_26[19] i:ram_array_26[20] i:ram_array_26[21] i:ram_array_26[22] i:ram_array_26[23] i:ram_array_26[24] i:ram_array_26[25] i:ram_array_26[26] i:ram_array_26[27] i:ram_array_26[28] i:ram_array_26[29] i:ram_array_26[30] i:ram_array_26[31] i:ram_array_25[0] i:ram_array_25[1] i:ram_array_25[2] i:ram_array_25[3] i:ram_array_25[4] i:ram_array_25[5] i:ram_array_25[6] i:ram_array_25[7] i:ram_array_25[8] i:ram_array_25[9] i:ram_array_25[10] i:ram_array_25[11] i:ram_array_25[12] i:ram_array_25[13] i:ram_array_25[14] i:ram_array_25[15] i:ram_array_25[16] i:ram_array_25[17] i:ram_array_25[18] i:ram_array_25[19] i:ram_array_25[20] i:ram_array_25[21] i:ram_array_25[22] i:ram_array_25[23] i:ram_array_25[24] i:ram_array_25[25] i:ram_array_25[26] i:ram_array_25[27] i:ram_array_25[28] i:ram_array_25[29] i:ram_array_25[30] i:ram_array_25[31] i:ram_array_24[0] i:ram_array_24[1] i:ram_array_24[2] i:ram_array_24[3] i:ram_array_24[4] i:ram_array_24[5] i:ram_array_24[6] i:ram_array_24[7] i:ram_array_24[8] i:ram_array_24[9] i:ram_array_24[10] i:ram_array_24[11] i:ram_array_24[12] i:ram_array_24[13] i:ram_array_24[14] i:ram_array_24[15] i:ram_array_24[16] i:ram_array_24[17] i:ram_array_24[18] i:ram_array_24[19] i:ram_array_24[20] i:ram_array_24[21] i:ram_array_24[22] i:ram_array_24[23] i:ram_array_24[24] i:ram_array_24[25] i:ram_array_24[26] i:ram_array_24[27] i:ram_array_24[28] i:ram_array_24[29] i:ram_array_24[30] i:ram_array_24[31] i:ram_array_23[0] i:ram_array_23[1] i:ram_array_23[2] i:ram_array_23[3] i:ram_array_23[4] i:ram_array_23[5] i:ram_array_23[6] i:ram_array_23[7] i:ram_array_23[8] i:ram_array_23[9] i:ram_array_23[10] i:ram_array_23[11] i:ram_array_23[12] i:ram_array_23[13] i:ram_array_23[14] i:ram_array_23[15] i:ram_array_23[16] i:ram_array_23[17] i:ram_array_23[18] i:ram_array_23[19] i:ram_array_23[20] i:ram_array_23[21] i:ram_array_23[22] i:ram_array_23[23] i:ram_array_23[24] i:ram_array_23[25] i:ram_array_23[26] i:ram_array_23[27] i:ram_array_23[28] i:ram_array_23[29] i:ram_array_23[30] i:ram_array_23[31] i:ram_array_22[0] i:ram_array_22[1] i:ram_array_22[2] i:ram_array_22[3] i:ram_array_22[4] i:ram_array_22[5] i:ram_array_22[6] i:ram_array_22[7] i:ram_array_22[8] i:ram_array_22[9] i:ram_array_22[10] i:ram_array_22[11] i:ram_array_22[12] i:ram_array_22[13] i:ram_array_22[14] i:ram_array_22[15] i:ram_array_22[16] i:ram_array_22[17] i:ram_array_22[18] i:ram_array_22[19] i:ram_array_22[20] i:ram_array_22[21] i:ram_array_22[22] i:ram_array_22[23] i:ram_array_22[24] i:ram_array_22[25] i:ram_array_22[26] i:ram_array_22[27] i:ram_array_22[28] i:ram_array_22[29] i:ram_array_22[30] i:ram_array_22[31] i:ram_array_21[0] i:ram_array_21[1] i:ram_array_21[2] i:ram_array_21[3] i:ram_array_21[4] i:ram_array_21[5] i:ram_array_21[6] i:ram_array_21[7] i:ram_array_21[8] i:ram_array_21[9] i:ram_array_21[10] i:ram_array_21[11] i:ram_array_21[12] i:ram_array_21[13] i:ram_array_21[14] i:ram_array_21[15] i:ram_array_21[16] i:ram_array_21[17] i:ram_array_21[18] i:ram_array_21[19] i:ram_array_21[20] i:ram_array_21[21] i:ram_array_21[22] i:ram_array_21[23] i:ram_array_21[24] i:ram_array_21[25] i:ram_array_21[26] i:ram_array_21[27] i:ram_array_21[28] i:ram_array_21[29] i:ram_array_21[30] i:ram_array_21[31] i:ram_array_20[0] i:ram_array_20[1] i:ram_array_20[2] i:ram_array_20[3] i:ram_array_20[4] i:ram_array_20[5] i:ram_array_20[6] i:ram_array_20[7] i:ram_array_20[8] i:ram_array_20[9] i:ram_array_20[10] i:ram_array_20[11] i:ram_array_20[12] i:ram_array_20[13] i:ram_array_20[14] i:ram_array_20[15] i:ram_array_20[16] i:ram_array_20[17] i:ram_array_20[18] i:ram_array_20[19] i:ram_array_20[20] i:ram_array_20[21] i:ram_array_20[22] i:ram_array_20[23] i:ram_array_20[24] i:ram_array_20[25] i:ram_array_20[26] i:ram_array_20[27] i:ram_array_20[28] i:ram_array_20[29] i:ram_array_20[30] i:ram_array_20[31] i:ram_array_19[0] i:ram_array_19[1] i:ram_array_19[2] i:ram_array_19[3] i:ram_array_19[4] i:ram_array_19[5] i:ram_array_19[6] i:ram_array_19[7] i:ram_array_19[8] i:ram_array_19[9] i:ram_array_19[10] i:ram_array_19[11] i:ram_array_19[12] i:ram_array_19[13] i:ram_array_19[14] i:ram_array_19[15] i:ram_array_19[16] i:ram_array_19[17] i:ram_array_19[18] i:ram_array_19[19] i:ram_array_19[20] i:ram_array_19[21] i:ram_array_19[22] i:ram_array_19[23] i:ram_array_19[24] i:ram_array_19[25] i:ram_array_19[26] i:ram_array_19[27] i:ram_array_19[28] i:ram_array_19[29] i:ram_array_19[30] i:ram_array_19[31] i:ram_array_18[0] i:ram_array_18[1] i:ram_array_18[2] i:ram_array_18[3] i:ram_array_18[4] i:ram_array_18[5] i:ram_array_18[6] i:ram_array_18[7] i:ram_array_18[8] i:ram_array_18[9] i:ram_array_18[10] i:ram_array_18[11] i:ram_array_18[12] i:ram_array_18[13] i:ram_array_18[14] i:ram_array_18[15] i:ram_array_18[16] i:ram_array_18[17] i:ram_array_18[18] i:ram_array_18[19] i:ram_array_18[20] i:ram_array_18[21] i:ram_array_18[22] i:ram_array_18[23] i:ram_array_18[24] i:ram_array_18[25] i:ram_array_18[26] i:ram_array_18[27] i:ram_array_18[28] i:ram_array_18[29] i:ram_array_18[30] i:ram_array_18[31] i:ram_array_17[0] i:ram_array_17[1] i:ram_array_17[2] i:ram_array_17[3] i:ram_array_17[4] i:ram_array_17[5] i:ram_array_17[6] i:ram_array_17[7] i:ram_array_17[8] i:ram_array_17[9] i:ram_array_17[10] i:ram_array_17[11] i:ram_array_17[12] i:ram_array_17[13] i:ram_array_17[14] i:ram_array_17[15] i:ram_array_17[16] i:ram_array_17[17] i:ram_array_17[18] i:ram_array_17[19] i:ram_array_17[20] i:ram_array_17[21] i:ram_array_17[22] i:ram_array_17[23] i:ram_array_17[24] i:ram_array_17[25] i:ram_array_17[26] i:ram_array_17[27] i:ram_array_17[28] i:ram_array_17[29] i:ram_array_17[30] i:ram_array_17[31] i:ram_array_16[0] i:ram_array_16[1] i:ram_array_16[2] i:ram_array_16[3] i:ram_array_16[4] i:ram_array_16[5] i:ram_array_16[6] i:ram_array_16[7] i:ram_array_16[8] i:ram_array_16[9] i:ram_array_16[10] i:ram_array_16[11] i:ram_array_16[12] i:ram_array_16[13] i:ram_array_16[14] i:ram_array_16[15] i:ram_array_16[16] i:ram_array_16[17] i:ram_array_16[18] i:ram_array_16[19] i:ram_array_16[20] i:ram_array_16[21] i:ram_array_16[22] i:ram_array_16[23] i:ram_array_16[24] i:ram_array_16[25] i:ram_array_16[26] i:ram_array_16[27] i:ram_array_16[28] i:ram_array_16[29] i:ram_array_16[30] i:ram_array_16[31] i:ram_array_15[0] i:ram_array_15[1] i:ram_array_15[2] i:ram_array_15[3] i:ram_array_15[4] i:ram_array_15[5] i:ram_array_15[6] i:ram_array_15[7] i:ram_array_15[8] i:ram_array_15[9] i:ram_array_15[10] i:ram_array_15[11] i:ram_array_15[12] i:ram_array_15[13] i:ram_array_15[14] i:ram_array_15[15] i:ram_array_15[16] i:ram_array_15[17] i:ram_array_15[18] i:ram_array_15[19] i:ram_array_15[20] i:ram_array_15[21] i:ram_array_15[22] i:ram_array_15[23] i:ram_array_15[24] i:ram_array_15[25] i:ram_array_15[26] i:ram_array_15[27] i:ram_array_15[28] i:ram_array_15[29] i:ram_array_15[30] i:ram_array_15[31] i:ram_array_14[0] i:ram_array_14[1] i:ram_array_14[2] i:ram_array_14[3] i:ram_array_14[4] i:ram_array_14[5] i:ram_array_14[6] i:ram_array_14[7] i:ram_array_14[8] i:ram_array_14[9] i:ram_array_14[10] i:ram_array_14[11] i:ram_array_14[12] i:ram_array_14[13] i:ram_array_14[14] i:ram_array_14[15] i:ram_array_14[16] i:ram_array_14[17] i:ram_array_14[18] i:ram_array_14[19] i:ram_array_14[20] i:ram_array_14[21] i:ram_array_14[22] i:ram_array_14[23] i:ram_array_14[24] i:ram_array_14[25] i:ram_array_14[26] i:ram_array_14[27] i:ram_array_14[28] i:ram_array_14[29] i:ram_array_14[30] i:ram_array_14[31] i:ram_array_13[0] i:ram_array_13[1] i:ram_array_13[2] i:ram_array_13[3] i:ram_array_13[4] i:ram_array_13[5] i:ram_array_13[6] i:ram_array_13[7] i:ram_array_13[8] i:ram_array_13[9] i:ram_array_13[10] i:ram_array_13[11] i:ram_array_13[12] i:ram_array_13[13] i:ram_array_13[14] i:ram_array_13[15] i:ram_array_13[16] i:ram_array_13[17] i:ram_array_13[18] i:ram_array_13[19] i:ram_array_13[20] i:ram_array_13[21] i:ram_array_13[22] i:ram_array_13[23] i:ram_array_13[24] i:ram_array_13[25] i:ram_array_13[26] i:ram_array_13[27] i:ram_array_13[28] i:ram_array_13[29] i:ram_array_13[30] i:ram_array_13[31] i:ram_array_12[0] i:ram_array_12[1] i:ram_array_12[2] i:ram_array_12[3] i:ram_array_12[4] i:ram_array_12[5] i:ram_array_12[6] i:ram_array_12[7] i:ram_array_12[8] i:ram_array_12[9] i:ram_array_12[10] i:ram_array_12[11] i:ram_array_12[12] i:ram_array_12[13] i:ram_array_12[14] i:ram_array_12[15] i:ram_array_12[16] i:ram_array_12[17] i:ram_array_12[18] i:ram_array_12[19] i:ram_array_12[20] i:ram_array_12[21] i:ram_array_12[22] i:ram_array_12[23] i:ram_array_12[24] i:ram_array_12[25] i:ram_array_12[26] i:ram_array_12[27] i:ram_array_12[28] i:ram_array_12[29] i:ram_array_12[30] i:ram_array_12[31] i:ram_array_11[0] i:ram_array_11[1] i:ram_array_11[2] i:ram_array_11[3] i:ram_array_11[4] i:ram_array_11[5] i:ram_array_11[6] i:ram_array_11[7] i:ram_array_11[8] i:ram_array_11[9] i:ram_array_11[10] i:ram_array_11[11] i:ram_array_11[12] i:ram_array_11[13] i:ram_array_11[14] i:ram_array_11[15] i:ram_array_11[16] i:ram_array_11[17] i:ram_array_11[18] i:ram_array_11[19] i:ram_array_11[20] i:ram_array_11[21] i:ram_array_11[22] i:ram_array_11[23] i:ram_array_11[24] i:ram_array_11[25] i:ram_array_11[26] i:ram_array_11[27] i:ram_array_11[28] i:ram_array_11[29] i:ram_array_11[30] i:ram_array_11[31] i:ram_array_10[0] i:ram_array_10[1] i:ram_array_10[2] i:ram_array_10[3] i:ram_array_10[4] i:ram_array_10[5] i:ram_array_10[6] i:ram_array_10[7] i:ram_array_10[8] i:ram_array_10[9] i:ram_array_10[10] i:ram_array_10[11] i:ram_array_10[12] i:ram_array_10[13] i:ram_array_10[14] i:ram_array_10[15] i:ram_array_10[16] i:ram_array_10[17] i:ram_array_10[18] i:ram_array_10[19] i:ram_array_10[20] i:ram_array_10[21] i:ram_array_10[22] i:ram_array_10[23] i:ram_array_10[24] i:ram_array_10[25] i:ram_array_10[26] i:ram_array_10[27] i:ram_array_10[28] i:ram_array_10[29] i:ram_array_10[30] i:ram_array_10[31] i:ram_array_9[0] i:ram_array_9[1] i:ram_array_9[2] i:ram_array_9[3] i:ram_array_9[4] i:ram_array_9[5] i:ram_array_9[6] i:ram_array_9[7] i:ram_array_9[8] i:ram_array_9[9] i:ram_array_9[10] i:ram_array_9[11] i:ram_array_9[12] i:ram_array_9[13] i:ram_array_9[14] i:ram_array_9[15] i:ram_array_9[16] i:ram_array_9[17] i:ram_array_9[18] i:ram_array_9[19] i:ram_array_9[20] i:ram_array_9[21] i:ram_array_9[22] i:ram_array_9[23] i:ram_array_9[24] i:ram_array_9[25] i:ram_array_9[26] i:ram_array_9[27] i:ram_array_9[28] i:ram_array_9[29] i:ram_array_9[30] i:ram_array_9[31] i:ram_array_8[0] i:ram_array_8[1] i:ram_array_8[2] i:ram_array_8[3] i:ram_array_8[4] i:ram_array_8[5] i:ram_array_8[6] i:ram_array_8[7] i:ram_array_8[8] i:ram_array_8[9] i:ram_array_8[10] i:ram_array_8[11] i:ram_array_8[12] i:ram_array_8[13] i:ram_array_8[14] i:ram_array_8[15] i:ram_array_8[16] i:ram_array_8[17] i:ram_array_8[18] i:ram_array_8[19] i:ram_array_8[20] i:ram_array_8[21] i:ram_array_8[22] i:ram_array_8[23] i:ram_array_8[24] i:ram_array_8[25] i:ram_array_8[26] i:ram_array_8[27] i:ram_array_8[28] i:ram_array_8[29] i:ram_array_8[30] i:ram_array_8[31] i:ram_array_7[0] i:ram_array_7[1] i:ram_array_7[2] i:ram_array_7[3] i:ram_array_7[4] i:ram_array_7[5] i:ram_array_7[6] i:ram_array_7[7] i:ram_array_7[8] i:ram_array_7[9] i:ram_array_7[10] i:ram_array_7[11] i:ram_array_7[12] i:ram_array_7[13] i:ram_array_7[14] i:ram_array_7[15] i:ram_array_7[16] i:ram_array_7[17] i:ram_array_7[18] i:ram_array_7[19] i:ram_array_7[20] i:ram_array_7[21] i:ram_array_7[22] i:ram_array_7[23] i:ram_array_7[24] i:ram_array_7[25] i:ram_array_7[26] i:ram_array_7[27] i:ram_array_7[28] i:ram_array_7[29] i:ram_array_7[30] i:ram_array_7[31] i:ram_array_6[0] i:ram_array_6[1] i:ram_array_6[2] i:ram_array_6[3] i:ram_array_6[4] i:ram_array_6[5] i:ram_array_6[6] i:ram_array_6[7] i:ram_array_6[8] i:ram_array_6[9] i:ram_array_6[10] i:ram_array_6[11] i:ram_array_6[12] i:ram_array_6[13] i:ram_array_6[14] i:ram_array_6[15] i:ram_array_6[16] i:ram_array_6[17] i:ram_array_6[18] i:ram_array_6[19] i:ram_array_6[20] i:ram_array_6[21] i:ram_array_6[22] i:ram_array_6[23] i:ram_array_6[24] i:ram_array_6[25] i:ram_array_6[26] i:ram_array_6[27] i:ram_array_6[28] i:ram_array_6[29] i:ram_array_6[30] i:ram_array_6[31] i:ram_array_5[0] i:ram_array_5[1] i:ram_array_5[2] i:ram_array_5[3] i:ram_array_5[4] i:ram_array_5[5] i:ram_array_5[6] i:ram_array_5[7] i:ram_array_5[8] i:ram_array_5[9] i:ram_array_5[10] i:ram_array_5[11] i:ram_array_5[12] i:ram_array_5[13] i:ram_array_5[14] i:ram_array_5[15] i:ram_array_5[16] i:ram_array_5[17] i:ram_array_5[18] i:ram_array_5[19] i:ram_array_5[20] i:ram_array_5[21] i:ram_array_5[22] i:ram_array_5[23] i:ram_array_5[24] i:ram_array_5[25] i:ram_array_5[26] i:ram_array_5[27] i:ram_array_5[28] i:ram_array_5[29] i:ram_array_5[30] i:ram_array_5[31] i:ram_array_4[0] i:ram_array_4[1] i:ram_array_4[2] i:ram_array_4[3] i:ram_array_4[4] i:ram_array_4[5] i:ram_array_4[6] i:ram_array_4[7] i:ram_array_4[8] i:ram_array_4[9] i:ram_array_4[10] i:ram_array_4[11] i:ram_array_4[12] i:ram_array_4[13] i:ram_array_4[14] i:ram_array_4[15] i:ram_array_4[16] i:ram_array_4[17] i:ram_array_4[18] i:ram_array_4[19] i:ram_array_4[20] i:ram_array_4[21] i:ram_array_4[22] i:ram_array_4[23] i:ram_array_4[24] i:ram_array_4[25] i:ram_array_4[26] i:ram_array_4[27] i:ram_array_4[28] i:ram_array_4[29] i:ram_array_4[30] i:ram_array_4[31] i:ram_array_3[0] i:ram_array_3[1] i:ram_array_3[2] i:ram_array_3[3] i:ram_array_3[4] i:ram_array_3[5] i:ram_array_3[6] i:ram_array_3[7] i:ram_array_3[8] i:ram_array_3[9] i:ram_array_3[10] i:ram_array_3[11] i:ram_array_3[12] i:ram_array_3[13] i:ram_array_3[14] i:ram_array_3[15] i:ram_array_3[16] i:ram_array_3[17] i:ram_array_3[18] i:ram_array_3[19] i:ram_array_3[20] i:ram_array_3[21] i:ram_array_3[22] i:ram_array_3[23] i:ram_array_3[24] i:ram_array_3[25] i:ram_array_3[26] i:ram_array_3[27] i:ram_array_3[28] i:ram_array_3[29] i:ram_array_3[30] i:ram_array_3[31] i:ram_array_2[0] i:ram_array_2[1] i:ram_array_2[2] i:ram_array_2[3] i:ram_array_2[4] i:ram_array_2[5] i:ram_array_2[6] i:ram_array_2[7] i:ram_array_2[8] i:ram_array_2[9] i:ram_array_2[10] i:ram_array_2[11] i:ram_array_2[12] i:ram_array_2[13] i:ram_array_2[14] i:ram_array_2[15] i:ram_array_2[16] i:ram_array_2[17] i:ram_array_2[18] i:ram_array_2[19] i:ram_array_2[20] i:ram_array_2[21] i:ram_array_2[22] i:ram_array_2[23] i:ram_array_2[24] i:ram_array_2[25] i:ram_array_2[26] i:ram_array_2[27] i:ram_array_2[28] i:ram_array_2[29] i:ram_array_2[30] i:ram_array_2[31] i:ram_array_1[0] i:ram_array_1[1] i:ram_array_1[2] i:ram_array_1[3] i:ram_array_1[4] i:ram_array_1[5] i:ram_array_1[6] i:ram_array_1[7] i:ram_array_1[8] i:ram_array_1[9] i:ram_array_1[10] i:ram_array_1[11] i:ram_array_1[12] i:ram_array_1[13] i:ram_array_1[14] i:ram_array_1[15] i:ram_array_1[16] i:ram_array_1[17] i:ram_array_1[18] i:ram_array_1[19] i:ram_array_1[20] i:ram_array_1[21] i:ram_array_1[22] i:ram_array_1[23] i:ram_array_1[24] i:ram_array_1[25] i:ram_array_1[26] i:ram_array_1[27] i:ram_array_1[28] i:ram_array_1[29] i:ram_array_1[30] i:ram_array_1[31] i:ram_array_31[0] i:ram_array_31[1] i:ram_array_31[2] i:ram_array_31[3] i:ram_array_31[4] i:ram_array_31[5] i:ram_array_31[6] i:ram_array_31[7] i:ram_array_31[8] i:ram_array_31[9] i:ram_array_31[10] i:ram_array_31[11] i:ram_array_31[12] i:ram_array_31[13] i:ram_array_31[14] i:ram_array_31[15] i:ram_array_31[16] i:ram_array_31[17] i:ram_array_31[18] i:ram_array_31[19] i:ram_array_31[20] i:ram_array_31[21] i:ram_array_31[22] i:ram_array_31[23] i:ram_array_31[24] i:ram_array_31[25] i:ram_array_31[26] i:ram_array_31[27] i:ram_array_31[28] i:ram_array_31[29] i:ram_array_31[30] i:ram_array_31[31] i:exmem_in.m[0] i:exmem_in.m[1] i:exmem_in.wb[0] i:exmem_in.wb[1] i:idex_in.ins1[0] i:idex_in.ins1[1] i:idex_in.ins1[2] i:idex_in.ins1[3] i:idex_in.ins1[4] i:idex_in.ins2[0] i:idex_in.ins2[1] i:idex_in.ins2[2] i:idex_in.ins2[3] i:idex_in.ins2[4] i:memwb_in.wb[0] i:memwb_in.wb[1] i:idex_out.ex_6_rep1 i:idex_out.ex_fast_0[6] i:memwb_out.wb_0_rep1 i:memwb_out.wb_fast[0] i:idex_out.ex_fast[6] i:ifid_out.pc_1[22] i:ifid_out.pc_1[21] i:ifid_out.pc_2[24] i:ifid_out.pc_1[24] i:ifid_out.pc_1[23] i:ifid_out.pc_1[25] i:memwb_out.wb[0] i:memwb_out.wb[1] i:idex_out.read_data2[23] i:idex_out.read_data2[24] i:idex_out.read_data2[25] i:idex_out.read_data2[26] i:idex_out.read_data2[27] i:idex_out.read_data2[28] i:idex_out.read_data2[29] i:idex_out.read_data2[30] i:idex_out.read_data2[31] i:idex_out.read_data2[8] i:idex_out.read_data2[9] i:idex_out.read_data2[10] i:idex_out.read_data2[11] i:idex_out.read_data2[12] i:idex_out.read_data2[13] i:idex_out.read_data2[14] i:idex_out.read_data2[15] i:idex_out.read_data2[16] i:idex_out.read_data2[17] i:idex_out.read_data2[18] i:idex_out.read_data2[19] i:idex_out.read_data2[20] i:idex_out.read_data2[21] i:idex_out.read_data2[22] i:idex_out.read_data2[0] i:idex_out.read_data2[1] i:idex_out.read_data2[2] i:idex_out.read_data2[3] i:idex_out.read_data2[4] i:idex_out.read_data2[5] i:idex_out.read_data2[6] i:idex_out.read_data2[7] i:memwb_out.ins[4] i:memwb_out.ins[0] i:memwb_out.ins[1] i:memwb_out.ins[2] i:memwb_out.ins[3] i:exmem_out.data[29] i:exmem_out.data[30] i:exmem_out.data[31] i:exmem_out.data[14] i:exmem_out.data[15] i:exmem_out.data[16] i:exmem_out.data[17] i:exmem_out.data[18] i:exmem_out.data[19] i:exmem_out.data[20] i:exmem_out.data[21] i:exmem_out.data[22] i:exmem_out.data[23] i:exmem_out.data[24] i:exmem_out.data[25] i:exmem_out.data[26] i:exmem_out.data[27] i:exmem_out.data[28] i:exmem_out.data[0] i:exmem_out.data[1] i:exmem_out.data[2] i:exmem_out.data[3] i:exmem_out.data[4] i:exmem_out.data[5] i:exmem_out.data[6] i:exmem_out.data[7] i:exmem_out.data[8] i:exmem_out.data[9] i:exmem_out.data[10] i:exmem_out.data[11] i:exmem_out.data[12] i:exmem_out.data[13] i:exmem_out.alu_result[27] i:exmem_out.alu_result[28] i:exmem_out.alu_result[29] i:exmem_out.alu_result[30] i:exmem_out.alu_result[31] i:exmem_out.alu_result[12] i:exmem_out.alu_result[13] i:exmem_out.alu_result[14] i:exmem_out.alu_result[15] i:exmem_out.alu_result[16] i:exmem_out.alu_result[17] i:exmem_out.alu_result[18] i:exmem_out.alu_result[19] i:exmem_out.alu_result[20] i:exmem_out.alu_result[21] i:exmem_out.alu_result[22] i:exmem_out.alu_result[23] i:exmem_out.alu_result[24] i:exmem_out.alu_result[25] i:exmem_out.alu_result[26] i:exmem_out.alu_result[0] i:exmem_out.alu_result[1] i:exmem_out.alu_result[2] i:exmem_out.alu_result[3] i:exmem_out.alu_result[4] i:exmem_out.alu_result[5] i:exmem_out.alu_result[6] i:exmem_out.alu_result[7] i:exmem_out.alu_result[8] i:exmem_out.alu_result[9] i:exmem_out.alu_result[10] i:exmem_out.alu_result[11] i:pc_out[0] i:pc_out[1] i:pc_out[2] i:pc_out[3] i:pc_out[4] i:pc_out[5] i:pc_out[6] i:pc_out[7] i:ifid_out.pc[25] i:ifid_out.pc[26] i:ifid_out.pc[27] i:ifid_out.pc[28] i:ifid_out.pc[29] i:ifid_out.pc[30] i:ifid_out.pc[31] i:ifid_out.pc[10] i:ifid_out.pc[11] i:ifid_out.pc[12] i:ifid_out.pc[13] i:ifid_out.pc[14] i:ifid_out.pc[15] i:ifid_out.pc[16] i:ifid_out.pc[17] i:ifid_out.pc[18] i:ifid_out.pc[19] i:ifid_out.pc[20] i:ifid_out.pc[21] i:ifid_out.pc[22] i:ifid_out.pc[23] i:ifid_out.pc[24] i:ifid_out.pc[0] i:ifid_out.pc[1] i:ifid_out.pc[2] i:ifid_out.pc[3] i:ifid_out.pc[4] i:ifid_out.pc[5] i:ifid_out.pc[6] i:ifid_out.pc[7] i:ifid_out.pc[8] i:ifid_out.pc[9] i:ram_array.I_32 i:ram_array.I_31 i:ram_array.I_30 i:ram_array.I_29 i:ram_array.I_28 i:ram_array.I_27 i:ram_array.I_26 i:ram_array.I_25 i:ram_array.I_24 i:ram_array.I_23 i:ram_array.I_22 i:ram_array.I_21 i:ram_array.I_20 i:ram_array.I_19 i:ram_array.I_18 i:ram_array.I_17 i:ram_array.I_16 i:ram_array.I_15 i:ram_array.I_14 i:ram_array.I_13 i:ram_array.I_12 i:ram_array.I_11 i:ram_array.I_10 i:ram_array.I_9 i:ram_array.I_8 i:ram_array.I_7 i:ram_array.I_6 i:ram_array.I_5 i:ram_array.I_4 i:ram_array.I_3 i:ram_array.I_2 i:ram_array.I_1 i:idex_out.after_sign[15] i:idex_out.after_sign[14] i:idex_out.after_sign[13] i:idex_out.after_sign[12] i:idex_out.after_sign[11] i:idex_out.after_sign[10] i:idex_out.after_sign[9] i:idex_out.after_sign[8] i:idex_out.after_sign[7] i:idex_out.after_sign[6] i:idex_out.after_sign[5] i:idex_out.after_sign[4] i:idex_out.after_sign[3] i:idex_out.after_sign[2] i:idex_out.after_sign[1] i:idex_out.after_sign[0] i:memwb_out.memdata[31] i:memwb_out.memdata[30] i:memwb_out.memdata[29] i:memwb_out.memdata[28] i:memwb_out.memdata[27] i:memwb_out.memdata[26] i:memwb_out.memdata[25] i:memwb_out.memdata[24] i:memwb_out.memdata[23] i:memwb_out.memdata[22] i:memwb_out.memdata[21] i:memwb_out.memdata[20] i:memwb_out.memdata[19] i:memwb_out.memdata[18] i:memwb_out.memdata[17] i:memwb_out.memdata[16] i:memwb_out.memdata[15] i:memwb_out.memdata[14] i:memwb_out.memdata[13] i:memwb_out.memdata[12] i:memwb_out.memdata[11] i:memwb_out.memdata[10] i:memwb_out.memdata[9] i:memwb_out.memdata[8] i:memwb_out.memdata[7] i:memwb_out.memdata[6] i:memwb_out.memdata[5] i:memwb_out.memdata[4] i:memwb_out.memdata[3] i:memwb_out.memdata[2] i:memwb_out.memdata[1] i:memwb_out.memdata[0] i:idex_out.m[1] i:idex_out.m[0] i:idex_out.wb[1] i:idex_out.wb[0] i:idex_out.ex[9] i:idex_out.ex[8] i:idex_out.ex[7] i:idex_out.ex[6] i:idex_out.ex[5] i:idex_out.ex[4] i:idex_out.ex[3] i:idex_out.ex[2] i:idex_out.ex[1] i:idex_out.ex[0] i:memwb_out.alu_result[31] i:memwb_out.alu_result[30] i:memwb_out.alu_result[29] i:memwb_out.alu_result[28] i:memwb_out.alu_result[27] i:memwb_out.alu_result[26] i:memwb_out.alu_result[25] i:memwb_out.alu_result[24] i:memwb_out.alu_result[23] i:memwb_out.alu_result[22] i:memwb_out.alu_result[21] i:memwb_out.alu_result[20] i:memwb_out.alu_result[19] i:memwb_out.alu_result[18] i:memwb_out.alu_result[17] i:memwb_out.alu_result[16] i:memwb_out.alu_result[15] i:memwb_out.alu_result[14] i:memwb_out.alu_result[13] i:memwb_out.alu_result[12] i:memwb_out.alu_result[11] i:memwb_out.alu_result[10] i:memwb_out.alu_result[9] i:memwb_out.alu_result[8] i:memwb_out.alu_result[7] i:memwb_out.alu_result[6] i:memwb_out.alu_result[5] i:memwb_out.alu_result[4] i:memwb_out.alu_result[3] i:memwb_out.alu_result[2] i:memwb_out.alu_result[1] i:memwb_out.alu_result[0] i:exmem_out.m[1] i:exmem_out.m[0] i:exmem_out.wb[1] i:exmem_out.wb[0] i:idex_out.ins1[4] i:idex_out.ins1[3] i:idex_out.ins1[2] i:idex_out.ins1[1] i:idex_out.ins1[0] i:idex_out.ins2[4] i:idex_out.ins2[3] i:idex_out.ins2[2] i:idex_out.ins2[1] i:idex_out.ins2[0] i:exmem_out.ins[4] i:exmem_out.ins[3] i:exmem_out.ins[2] i:exmem_out.ins[1] i:exmem_out.ins[0] i:ifid_out.iword[7] i:ifid_out.iword[6] i:ifid_out.iword[5] i:ifid_out.iword[4] i:ifid_out.iword[3] i:ifid_out.iword[2] i:ifid_out.iword[1] i:ifid_out.iword[0] i:idex_out.read_data1[31] i:idex_out.read_data1[30] i:idex_out.read_data1[29] i:idex_out.read_data1[28] i:idex_out.read_data1[27] i:idex_out.read_data1[26] i:idex_out.read_data1[25] i:idex_out.read_data1[24] i:idex_out.read_data1[23] i:idex_out.read_data1[22] i:idex_out.read_data1[21] i:idex_out.read_data1[20] i:idex_out.read_data1[19] i:idex_out.read_data1[18] i:idex_out.read_data1[17] i:idex_out.read_data1[16] i:idex_out.read_data1[15] i:idex_out.read_data1[14] i:idex_out.read_data1[13] i:idex_out.read_data1[12] i:idex_out.read_data1[11] i:idex_out.read_data1[10] i:idex_out.read_data1[9] i:idex_out.read_data1[8] i:idex_out.read_data1[7] i:idex_out.read_data1[6] i:idex_out.read_data1[5] i:idex_out.read_data1[4] i:idex_out.read_data1[3] i:idex_out.read_data1[2] i:idex_out.read_data1[1] i:idex_out.read_data1[0] p:clk p:reset p:over_flow p:data_ex[31:0] b:data_ex[0] b:data_ex[1] b:data_ex[2] b:data_ex[3] b:data_ex[4] b:data_ex[5] b:data_ex[6] b:data_ex[7] b:data_ex[8] b:data_ex[9] b:data_ex[10] b:data_ex[11] b:data_ex[12] b:data_ex[13] b:data_ex[14] b:data_ex[15] b:data_ex[16] b:data_ex[17] b:data_ex[18] b:data_ex[19] b:data_ex[20] b:data_ex[21] b:data_ex[22] b:data_ex[23] b:data_ex[24] b:data_ex[25] b:data_ex[26] b:data_ex[27] b:data_ex[28] b:data_ex[29] b:data_ex[30] b:data_ex[31] 

@N| This timing report estimates place and route data. Please look at the place and route timing report for final timing.





Worst From-To Paths Information
*******************************


Path information for path number 1: 
    Requested Period:                     13.333
    - Setup time:                         0.226
    = Required time:                      13.107

    - Propagation  time:                  12.069
    = Slack  :                            1.038

    Starting point:                       memwb_out.wb_0_rep1 / Q
    Ending point:                         exmem_out.alu_result[5] / D
    The start point is clocked by         cpu|clk [rising] on pin C
    The end   point is clocked by         cpu|clk [rising] on pin C

Instance / Net                        Pin      Pin               Arrival     Fan
Name                        Type      Name     Dir     Delay     Time        Out
--------------------------------------------------------------------------------
memwb_out.wb_0_rep1         FDR       Q        Out     1.131     1.131          
memwb_out.wb_0_rep1         Net                                              6  
U11.out1[2]                 LUT3      I2       In                1.131          
U11.out1[2]                 LUT3      O        Out     1.629     2.760          
memtoreg_out[2]             Net                                              25 
U8.out1_3[2]                LUT4      I2       In                2.760          
U8.out1_3[2]                LUT4      O        Out     0.817     3.576          
read21[2]                   Net                                              3  
G_10473                     LUT3      I0       In                3.576          
G_10473                     LUT3      O        Out     1.074     4.651          
N_12192                     Net                                              6  
U2.G_74                     LUT3      I2       In                4.651          
U2.G_74                     LUT3      O        Out     1.074     5.725          
un6_shiftcnt_c4             Net                                              6  
U2.shiftcnt_3_1_fast[4]     LUT3      I2       In                5.725          
U2.shiftcnt_3_1_fast[4]     LUT3      O        Out     1.074     6.799          
shiftcnt_3_1_fast[4]        Net                                              6  
U2.shiftin_13[15]           MUXF5     S        In                6.799          
U2.shiftin_13[15]           MUXF5     O        Out     1.295     8.095          
shiftin_13[15]              Net                                              3  
U2.shiftin_16[7]            LUT3      I1       In                8.095          
U2.shiftin_16[7]            LUT3      O        Out     0.717     8.811          
shiftin_16[7]               Net                                              2  
U2.shiftin_19[7]            LUT3      I0       In                8.811          
U2.shiftin_19[7]            LUT3      O        Out     0.817     9.628          
shiftin_19[7]               Net                                              3  
U2.shiftin_22[5]            LUT3      I1       In                9.628          
U2.shiftin_22[5]            LUT3      O        Out     0.717     10.345         
shiftin_22[5]               Net                                              2  
U2.alu_out_0[5]             LUT3      I0       In                10.345         
U2.alu_out_0[5]             LUT3      O        Out     0.649     10.994         
alu_out_0[5]                Net                                              1  
U2.alu_out_bm[5]            LUT3      I2       In                10.994         
U2.alu_out_bm[5]            LUT3      O        Out     0.649     11.643         
alu_out_bm[5]               Net                                              1  
U2.alu_out[5]               MUXF5     I1       In                11.643         
U2.alu_out[5]               MUXF5     O        Out     0.427     12.069         
alu_result[5]               Net                                              1  
exmem_out.alu_result[5]     FDR       D        In                12.069         
================================================================================