module shifter(clk1,reset,xin,xout);//移位寄存器模塊
 input clk1,reset;  //定義時(shí)鐘、清零信號(hào)
 input [7:0] xin;   //輸入序列
 output[127:0] xout;  //輸出的x(0)-x(N-1),將16個(gè)8位數(shù)保存在一個(gè)寄存器型數(shù)組中
 reg [127:0] xout;
 always@(posedge clk1 or negedge reset)   //定義移位寄存器模型，上一級(jí)輸出為下一級(jí)輸入
   begin
      if(!reset)      xout=0;
      else 
       begin
         xout[7:0]<=xin;
         xout[15:8]<=xout[7:0];
         xout[23:16]<=xout[15:8];
         xout[31:24]<=xout[23:16];
         xout[39:32]<=xout[31:24];
         xout[47:40]<=xout[39:32];
         xout[55:48]<=xout[47:40];
         xout[63:56]<=xout[55:48];
         xout[73:64]<=xout[63:56];
         xout[79:72]<=xout[73:64];
         xout[87:80]<=xout[79:72];
         xout[95:88]<=xout[87:80];
         xout[103:96]<=xout[95:88];
         xout[111:104]<=xout[103:96];
         xout[119:112]<=xout[111:104];
         xout[127:120]<=xout[119:112];
        end
    end
endmodule