相 關(guān) 資 源

• 用Verilog編寫的fir濾波器程序免費下載

  資源簡介：用Verilog編寫的fir濾波器程序，開發(fā)環(huán)境可以用ise quartus或active hdl等

  標(biāo)簽： Verilog fir 編寫 濾波器

  上傳時間： 2015-08-21

  上傳用戶：英雄

• Verilog 編寫的fir濾波器免費下載

  資源簡介：Verilog 編寫的fir濾波器，可以實現(xiàn)fir濾波器的功能

  標(biāo)簽： Verilog fir 編寫 濾波器

  上傳時間： 2014-09-08

  上傳用戶：gundamwzc

• 用Verilog編寫的fir濾波器程序！免費下載

  資源簡介：用Verilog編寫的fir濾波器程序！

  標(biāo)簽： Verilog fir 編寫 濾波器

  上傳時間： 2016-11-26

  上傳用戶：D&L37

• VHDL語言編寫的fir濾波器源碼免費下載

  資源簡介：VHDL語言編寫的fir濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n

  標(biāo)簽： VHDL fir 語言 編寫

  上傳時間： 2013-09-03

  上傳用戶：kaje

• 在CCS下編寫的fir濾波器產(chǎn)生的源程序免費下載

  資源簡介：在CCS下編寫的fir濾波器產(chǎn)生的源程序，可以作為子程序調(diào)用。平臺為TMS320C6202.

  標(biāo)簽： CCS fir 編寫 濾波器

  上傳時間： 2014-01-21

  上傳用戶：royzhangsz

• VHDL語言編寫的fir濾波器源碼 對于嵌入式設(shè)計者有很好的指導(dǎo)作用免費下載

  資源簡介：VHDL語言編寫的fir濾波器源碼 對于嵌入式設(shè)計者有很好的指導(dǎo)作用

  標(biāo)簽： VHDL fir 語言 編寫

  上傳時間： 2015-06-27

  上傳用戶：sxdtlqqjl

• 用Verilog寫的fir濾波器,不錯可以免費下載

  資源簡介：用Verilog寫的fir濾波器,不錯可以

  標(biāo)簽： Verilog fir 濾波器

  上傳時間： 2015-08-21

  上傳用戶：清風(fēng)冷雨

• 使用Verilog 寫的fir濾波器免費下載

  資源簡介：使用Verilog 寫的fir濾波器，里面并有matlab程序，是從altera官網(wǎng)下來的。。希望對大家游泳。

  標(biāo)簽： Verilog fir 濾波器

  上傳時間： 2013-12-16

  上傳用戶：xfbs821

• 用Verilog設(shè)計的fir濾波器。濾波器需要很快的處理速度免費下載

  資源簡介：用Verilog設(shè)計的fir濾波器。濾波器需要很快的處理速度，所以采用了wallace樹算法，超前進位加法器等等

  標(biāo)簽： Verilog fir 濾波器 速度

  上傳時間： 2017-08-03

  上傳用戶：hebmuljb

• 為dsp編寫的fir濾波器程序免費下載

  資源簡介：為dsp編寫的fir濾波器程序，134階帶通濾波器

  標(biāo)簽： dsp fir 編寫 濾波器

  上傳時間： 2017-08-15

  上傳用戶：皇族傳媒

• C5402DSP匯編編寫的fir濾波器的實現(xiàn)程序免費下載

  資源簡介：C5402DSP匯編編寫的fir濾波器的實現(xiàn)程序，可對AD采集的數(shù)據(jù)進行fir濾波，程序調(diào)試通過。

  標(biāo)簽： C5402 5402 DSP fir

  上傳時間： 2013-12-12

  上傳用戶：klin3139

• 在ADSP-2126x上編寫的優(yōu)化過的fir濾波器程序（用c和匯編編寫）。免費下載

  資源簡介：在ADSP-2126x上編寫的優(yōu)化過的fir濾波器程序（用c和匯編編寫）。

  標(biāo)簽： ADSP 2126 fir 編寫

  上傳時間： 2014-12-01

  上傳用戶：z754970244

• 用Vhdl硬件描述語言編寫的fir數(shù)字濾波器免費下載

  資源簡介：用Vhdl硬件描述語言編寫的fir數(shù)字濾波器

  標(biāo)簽： Vhdl fir 硬件描述語言 數(shù)字濾波器

  上傳時間： 2014-01-22

  上傳用戶：cuibaigao

• matlab 編寫的fir iir濾波器源程序免費下載

  資源簡介：matlab 編寫的fir iir濾波器源程序，供初學(xué)者使用數(shù)字信號處理的下載。

  標(biāo)簽： matlab fir iir 編寫

  上傳時間： 2014-12-01

  上傳用戶：zsjzc

• 下面是本人自己編寫的在AD公司開發(fā)界面下的fir濾波器程序。免費下載

  資源簡介：下面是本人自己編寫的在AD公司開發(fā)界面下的fir濾波器程序。

  標(biāo)簽： fir 編寫 濾波器 程序

  上傳時間： 2016-02-22

  上傳用戶：冇尾飛鉈

• 下面是本人自己編寫的TI公司開發(fā)界面CCS下的fir濾波器程序。免費下載

  資源簡介：下面是本人自己編寫的TI公司開發(fā)界面CCS下的fir濾波器程序。

  標(biāo)簽： CCS fir 編寫 TI公司

  上傳時間： 2013-12-19

  上傳用戶：hgy9473

• 基于Verilog的fir濾波器免費下載

  資源簡介：基于Verilog的fir濾波器，有兩種實現(xiàn)方法，分別給出仿真波形

  標(biāo)簽： Verilog fir 濾波器

  上傳時間： 2016-06-01

  上傳用戶：gxmm

• 基于Verilog的fir濾波器設(shè)計免費下載

  資源簡介：基于Verilog的fir濾波器設(shè)計，用的并行結(jié)構(gòu)。在前面基礎(chǔ)上加入四級流水（加法器，并行乘法器，乘法結(jié)果相加兩級），通過驗證。

  標(biāo)簽： Verilog fir 濾波器設(shè)計

  上傳時間： 2013-11-26

  上傳用戶：liuchee

• 用Verilog實現(xiàn)fir濾波器,實現(xiàn)了一個8階的fir濾波器免費下載

  資源簡介：用Verilog實現(xiàn)fir濾波器,實現(xiàn)了一個8階的fir濾波器

  標(biāo)簽： fir Verilog 濾波器 8階

  上傳時間： 2014-12-22

  上傳用戶：qb1993225

• 基于分布式算法的FPGA實現(xiàn)的fir濾波器源碼免費下載

  資源簡介：基于分布式算法的FPGA實現(xiàn)的fir濾波器源碼，VHDL語言編寫的，下載工程文件后可直接在QuartusII7.0上運行。

  標(biāo)簽： FPGA fir 分布式算法 濾波器

  上傳時間： 2014-01-03

  上傳用戶：葉山豪

• 基于FPGA的fir濾波器的設(shè)計免費下載

  資源簡介：優(yōu)秀論文,基于FPGA的fir濾波器的設(shè)計

  標(biāo)簽： FPGA fir 濾波器

  上傳時間： 2013-08-07

  上傳用戶：遠遠ssad

• 使用Verilog編寫的同步FIFO免費下載

  資源簡介：使用Verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實用。

  標(biāo)簽： Verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• Verilog 編寫的I2c協(xié)議程序免費下載

  資源簡介：Verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： Verilog I2c 編寫 協(xié)議

  上傳時間： 2013-08-31

  上傳用戶：csgcd001

• 一種在FPGA上實現(xiàn)的fir濾波器的資源優(yōu)化算法免費下載

  資源簡介：在數(shù)字濾波器中，fir濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時也只有fir濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運算速度過慢，而改進型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...

  標(biāo)簽： FPGA fir 濾波器 優(yōu)化算法

  上傳時間： 2014-12-28

  上傳用戶：feilinhan

• 基于FPGA設(shè)計的fir濾波器的實現(xiàn)與對比免費下載

  資源簡介：描述了基于FPGA的fir濾波器設(shè)計。根據(jù)fir的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了fir濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： FPGA fir 濾波器 對比

  上傳時間： 2013-12-09

  上傳用戶：lvzhr

• 一種在FPGA上實現(xiàn)的fir濾波器的資源優(yōu)化算法免費下載

  資源簡介：在數(shù)字濾波器中，fir濾波器是一種結(jié)構(gòu)簡單且總是穩(wěn)定的濾波器，同時也只有fir濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運算速度過慢，而改進型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提...

  標(biāo)簽： FPGA fir 濾波器 優(yōu)化算法

  上傳時間： 2014-01-02

  上傳用戶：waizhang

• 基于FPGA設(shè)計的fir濾波器的實現(xiàn)與對比免費下載

  資源簡介：描述了基于FPGA的fir濾波器設(shè)計。根據(jù)fir的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了fir濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過FPGA編程實現(xiàn)上述幾種算法，并給出所用的資...

  標(biāo)簽： FPGA fir 濾波器 對比

  上傳時間： 2013-10-30

  上傳用戶：1101055045

• 用Verilog編寫的多功能數(shù)字鐘免費下載

  資源簡介：用Verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： Verilog 編寫 多功能 數(shù)字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU）免費下載

  資源簡介：這是一個很好的Verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標(biāo)簽： Verilog RISC CPU MCU

  上傳時間： 2014-01-05

  上傳用戶：李夢晗

• Verilog編寫的32位浮點加法器免費下載

  資源簡介：Verilog編寫的32位浮點加法器

  標(biāo)簽： Verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274