?? dpll_tp.v
字號:
`timescale 1ns/10psmodule dpll_tp; reg fin,clk,reset; reg[3:0] K; wire fout,fc2; parameter DELY1=62.5; parameter DELY2=64000; always #(DELY1/2) clk=~clk; always #(DELY2/2) fin=~fin; dpll mydpll(clk,fin,reset,K,fout,fc2); initial begin clk=0;fin=0;reset=0;K=0; #(DELY1*10) reset=1;K=4'd9; #(DELY2*10000) $stop;endendmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -