/************************************************* *		模塊名：fifomem *		時  間：2007-05-14 *    設計者：張波濤 *    說  明：異步FIFO的MEM模塊 *************************************************/ // `include "timescale.v"  module fifomem(	rdata,		//讀數據總線	wdata,      //寫數據總線	waddr,      //寫地址	raddr,      //讀地址	wclken,     //寫使能	wclk        //寫時鐘	);	    parameter DATASIZE = 8;    parameter ADDRSIZE = 4;        output [DATASIZE -1:0] rdata;        input [DATASIZE -1:0] wdata;    input [ADDRSIZE -1:0] waddr,raddr;    input 					  wclken,wclk;        reg[DATASIZE -1:0] MEM [0:(1 << ADDRSIZE)-1];        assign rdata = MEM[raddr];        always @(posedge wclk)    begin     if(wclken)           MEM[waddr] <= wdata;    end              endmodule