?? dp_ram.v
字號:
module dp_ram
#(
parameter
DATA_WIDTH = 16,
ADDR_WIDTH = 4,
DEPTH = 2**ADDR_WIDTH
)
(
output wire [DATA_WIDTH-1 : 0] rdata,
input wire [DATA_WIDTH-1 : 0] wdata,
input wire [ADDR_WIDTH-1 : 0] waddr,
input wire [ADDR_WIDTH-1 : 0] raddr,
input wire w_clk
);
reg [DATA_WIDTH-1 : 0] mem [DEPTH-1 : 0];
always @ (posedge w_clk)
mem[waddr] <= wdata;
assign rdata = mem[raddr];
endmodule
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -