相 關(guān) 資 源

• verilog編寫的異步fifo源代碼免費(fèi)下載

  資源簡介：verilog編寫的異步fifo源代碼，asyn_fifo.v為頂層，調(diào)用其他四個(gè)文件

  標(biāo)簽： verilog fifo 編寫 源代碼

  上傳時(shí)間： 2014-01-11

  上傳用戶：jyycc

• 使用verilog編寫的同步fifo免費(fèi)下載

  資源簡介：使用verilog編寫的同步fifo，可通過設(shè)置程序中的DEPTH設(shè)置fifo的深度，fifo_WRITE_CLOCK上升沿向fifo中寫入數(shù)據(jù)，\r\nfifo_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)ifo上層操作簡單實(shí)用。

  標(biāo)簽： verilog fifo 編寫

  上傳時(shí)間： 2013-08-12

  上傳用戶：ljt101007

• 基于verilog HDL的異步fifo設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于verilog HDL的異步fifo設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： verilog fifo HDL

  上傳時(shí)間： 2013-12-19

  上傳用戶：a3318966

• 使用verilog編寫的同步fifo免費(fèi)下載

  資源簡介：使用verilog編寫的同步fifo，可通過設(shè)置程序中的DEPTH設(shè)置fifo的深度，fifo_WRITE_CLOCK上升沿向fifo中寫入數(shù)據(jù)， fifo_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)ifo上層操作簡單實(shí)用。

  標(biāo)簽： verilog fifo 編寫

  上傳時(shí)間： 2017-04-08

  上傳用戶：離殤

• verilog編寫的UART程序源代碼。測試成功。支持字符串發(fā)送免費(fèi)下載

  資源簡介：verilog編寫的UART程序源代碼。測試成功。支持字符串發(fā)送

  標(biāo)簽： verilog UART 編寫 程序

  上傳時(shí)間： 2014-11-26

  上傳用戶：jhksyghr

• 一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費(fèi)下載

  資源簡介：一個(gè)用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標(biāo)簽： verilog 編寫 模擬交通燈 控制

  上傳時(shí)間： 2014-01-21

  上傳用戶：ljmwh2000

• verilog編寫的簡單異步串口 完全原創(chuàng)免費(fèi)下載

  資源簡介：verilog編寫的簡單異步串口 完全原創(chuàng)，站長請查看內(nèi)容

  標(biāo)簽： verilog 編寫 異步串口

  上傳時(shí)間： 2014-01-13

  上傳用戶：LouieWu

• 用VHDL語言編寫的異步通信控制器源代碼程序免費(fèi)下載

  資源簡介：用VHDL語言編寫的異步通信控制器源代碼程序

  標(biāo)簽： VHDL 語言 編寫 異步通信

  上傳時(shí)間： 2014-01-23

  上傳用戶：caixiaoxu26

• VHDL編寫的異步通信控制器源代碼程序免費(fèi)下載

  資源簡介：VHDL編寫的異步通信控制器源代碼程序

  標(biāo)簽： VHDL 編寫 異步通信 控制器

  上傳時(shí)間： 2015-10-02

  上傳用戶：清風(fēng)冷雨

• 基于FPGA的異步fifo的軟硬件實(shí)現(xiàn),通過verilog編程實(shí)現(xiàn)后下載到FPGA芯片免費(fèi)下載

  資源簡介：基于FPGA的異步fifo的軟硬件實(shí)現(xiàn),通過verilog編程實(shí)現(xiàn)后下載到FPGA芯片

  標(biāo)簽： FPGA verilog fifo 軟硬件

  上傳時(shí)間： 2015-10-19

  上傳用戶：agent

• 用verilog編寫的標(biāo)準(zhǔn)異步串行通行程序免費(fèi)下載

  資源簡介：用verilog編寫的標(biāo)準(zhǔn)異步串行通行程序，供大家參考！

  標(biāo)簽： verilog 編寫 標(biāo)準(zhǔn) 異步串行

  上傳時(shí)間： 2013-12-09

  上傳用戶：498732662

• verilog編寫的ldpc編碼的源代碼免費(fèi)下載

  資源簡介：verilog編寫的ldpc編碼的源代碼

  標(biāo)簽： verilog ldpc 編寫 源代碼

  上傳時(shí)間： 2013-12-20

  上傳用戶：TF2015

• verilog 編寫的I2c協(xié)議程序免費(fèi)下載

  資源簡介：verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

  標(biāo)簽： verilog I2c 編寫 協(xié)議

  上傳時(shí)間： 2013-08-31

  上傳用戶：csgcd001

• c編寫的監(jiān)視程序源代碼免費(fèi)下載

  資源簡介：c編寫的監(jiān)視程序源代碼

  標(biāo)簽： 編寫 監(jiān)視程序 源代碼

  上傳時(shí)間： 2015-01-30

  上傳用戶：sunjet

• java編寫的游戲軟件源代碼免費(fèi)下載

  資源簡介：java編寫的游戲軟件源代碼

  標(biāo)簽： java 編寫 軟件源代碼

  上傳時(shí)間： 2014-01-25

  上傳用戶：nanshan

• LC記事本1.00源程序 C++Builder4編寫的記事本程序源代碼免費(fèi)下載

  資源簡介：LC記事本1.00源程序 C++Builder4編寫的記事本程序源代碼

  標(biāo)簽： Builder 1.00 記事本 源程序

  上傳時(shí)間： 2014-01-24

  上傳用戶：gououo

• 用verilog編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：用verilog編寫的多功能數(shù)字鐘

  標(biāo)簽： verilog 編寫 多功能 數(shù)字

  上傳時(shí)間： 2015-02-25

  上傳用戶：王者A

• 這是一個(gè)很好的verilog 編寫的8位RISC CPU源碼（可做為MCU）免費(fèi)下載

  資源簡介：這是一個(gè)很好的verilog 編寫的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。

  標(biāo)簽： verilog RISC CPU MCU

  上傳時(shí)間： 2014-01-05

  上傳用戶：李夢晗

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時(shí)間： 2015-03-09

  上傳用戶：372825274

• verilog編寫的全功能串口免費(fèi)下載

  資源簡介：verilog編寫的全功能串口

  標(biāo)簽： verilog 編寫 串口

  上傳時(shí)間： 2014-02-11

  上傳用戶：Breathe0125

• verilog編寫的計(jì)算百分比模塊免費(fèi)下載

  資源簡介：verilog編寫的計(jì)算百分比模塊

  標(biāo)簽： verilog 編寫 分 模塊

  上傳時(shí)間： 2013-12-17

  上傳用戶：wang0123456789

• verilog編寫的流水線模塊免費(fèi)下載

  資源簡介：verilog編寫的流水線模塊

  標(biāo)簽： verilog 編寫 流水線 模塊

  上傳時(shí)間： 2015-03-09

  上傳用戶：杜瑩12345

• verilog編寫的alu模塊免費(fèi)下載

  資源簡介：verilog編寫的alu模塊

  標(biāo)簽： verilog alu 編寫 模塊

  上傳時(shí)間： 2015-03-09

  上傳用戶：qb1993225

• 一組老外編寫的神經(jīng)網(wǎng)絡(luò)源代碼免費(fèi)下載

  資源簡介：一組老外編寫的神經(jīng)網(wǎng)絡(luò)源代碼，非常值得收藏和研究。有BPN、ART1、ADALINE、SOM、CPN、HOPFIELD、BOLTZMAN等神經(jīng)網(wǎng)絡(luò)。吐血推薦在進(jìn)行神經(jīng)網(wǎng)絡(luò)編程的朋友下載。

  標(biāo)簽： 編寫 神經(jīng)網(wǎng)絡(luò) 源代碼

  上傳時(shí)間： 2015-03-18

  上傳用戶：Yukiseop

• c語言編寫的常用算法源代碼免費(fèi)下載

  資源簡介：c語言編寫的常用算法源代碼，對于搞數(shù)值計(jì)算很好

  標(biāo)簽： c語言 編寫 算法 源代碼

  上傳時(shí)間： 2014-11-26

  上傳用戶：lps11188

• 加法器（使用verilog編寫的）,雖然簡單免費(fèi)下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時(shí)間： 2013-12-10

  上傳用戶：410805624

• 用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了免費(fèi)下載

  資源簡介：用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運(yùn)行察看

  標(biāo)簽： verilog rtl 編寫 網(wǎng)卡芯片

  上傳時(shí)間： 2015-03-31

  上傳用戶：lxm

• 采用verilog編寫的串口通信程序免費(fèi)下載

  資源簡介：采用verilog編寫的串口通信程序，采用了狀態(tài)機(jī)設(shè)計(jì)！程序簡單，消耗資源少

  標(biāo)簽： verilog 編寫 串口通信 程序

  上傳時(shí)間： 2014-12-08

  上傳用戶：yd19890720

• verilog編寫的M序列發(fā)生器免費(fèi)下載

  資源簡介：verilog編寫的M序列發(fā)生器，希望能對大家?guī)韼椭?/p>

  標(biāo)簽： verilog M序列 編寫 發(fā)生器

  上傳時(shí)間： 2014-01-11

  上傳用戶：zhliu007

• 一個(gè)采用VC編寫的神經(jīng)網(wǎng)絡(luò)源代碼免費(fèi)下載

  資源簡介：一個(gè)采用VC編寫的神經(jīng)網(wǎng)絡(luò)源代碼，供大家參考。

  標(biāo)簽： 編寫 神經(jīng)網(wǎng)絡(luò) 源代碼

  上傳時(shí)間： 2015-04-15

  上傳用戶：erkuizhang