mdio管腳說明:
 電路內部語言說明有疑問可進行討論,因為電路修改時有些說明沒有及時修改.

1,mdc          輸出時鐘信號.頻率/相位和輸入clk一樣.
2,mdio         雙向輸入輸出數據信號.
3,reset        軟復位信號,高有效.
4,clk          輸入時鐘信號.
5,excute       1比特配置輸入的讀寫請求控制信號,從1跳變到0時表示1次讀寫操作.
6,req1         1比特配置輸入的讀寫請求信號,1表示讀請求，0表示寫請求.
7,phy_addr1    5比特配置輸入的PHY地址信號.
8,reg_addr1    5比特配置輸入的寄存器地址信號.
9,data_phy1    16比特配置輸入,表示對PHY進行寫操作時的寫數據.
10,data_sta    本模塊輸出信號,表示從PHY中讀出的數據.
11,sta_enb     本模塊輸出信號,表示從PHY中讀出的數據有效信號.
注:
1:             clk上升沿并且sta_enb為1時可對data_sta采樣.
2:             5/6/7/8/9信號輸入時和clk同步.