; 134      ; 110        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 112        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; enable                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 116        ; 2        ; reset                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |sample                    ; 13 (13)     ; 5            ; 0           ; 25   ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 1 (1)      ; |sample             ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; enable     ; Input    ; ON            ; ON            ; --                    ; --  ;
; EOC        ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataIn[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ALE        ; Output   ; --            ; --            ; --                    ; --  ;
; START      ; Output   ; --            ; --            ; --                    ; --  ;
; OE         ; Output   ; --            ; --            ; --                    ; --  ;
; ADDA       ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[0] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[1] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[2] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[3] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[4] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[5] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[6] ; Output   ; --            ; --            ; --                    ; --  ;
; dataOut[7] ; Output   ; --            ; --            ; --                    ; --  ;
; dataINT    ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                            ;
+-----------------------------+-------------------+---------+
; Source Pin / Fanout         ; Pad To Core Index ; Setting ;
+-----------------------------+-------------------+---------+
; clk                         ;                   ;         ;
; reset                       ;                   ;         ;
;      - current_state.state0 ; 0                 ; OFF     ;
;      - current_state.state3 ; 0                 ; OFF     ;
;      - current_state.state1 ; 0                 ; OFF     ;
;      - current_state.state2 ; 0                 ; OFF     ;
;      - current_state.state4 ; 0                 ; OFF     ;
; enable                      ;                   ;         ;
;      - current_state.state0 ; 0                 ; ON      ;
;      - current_state.state3 ; 0                 ; ON      ;
;      - current_state.state1 ; 0                 ; ON      ;
;      - current_state.state2 ; 0                 ; ON      ;
;      - current_state.state4 ; 0                 ; ON      ;
; EOC                         ;                   ;         ;
;      - current_state.state3 ; 0                 ; ON      ;
;      - current_state.state2 ; 0                 ; ON      ;
; dataIn[0]                   ;                   ;         ;
;      - dataOut[0]$latch     ; 0                 ; ON      ;
; dataIn[1]                   ;                   ;         ;
;      - dataOut[1]$latch     ; 1                 ; ON      ;
; dataIn[2]                   ;                   ;         ;
;      - dataOut[2]$latch     ; 0                 ; ON      ;
; dataIn[3]                   ;                   ;         ;
;      - dataOut[3]$latch     ; 0                 ; ON      ;
; dataIn[4]                   ;                   ;         ;
;      - dataOut[4]$latch     ; 0                 ; ON      ;
; dataIn[5]                   ;                   ;         ;
;      - dataOut[5]$latch     ; 1                 ; ON      ;
; dataIn[6]                   ;                   ;         ;
;      - dataOut[6]$latch     ; 0                 ; ON      ;
; dataIn[7]                   ;                   ;         ;
;      - dataOut[7]$latch     ; 0                 ; ON      ;
+-----------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Control Signals                                                                               ;
+--------+----------+---------+--------------+--------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+--------------+--------+----------------------+------------------+
; clk    ; PIN_93   ; 5       ; Clock        ; yes    ; Global clock         ; GCLK6            ;
; enable ; PIN_143  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; reset  ; PIN_144  ; 5       ; Async. clear ; yes    ; Global clock         ; GCLK3            ;