將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
實現了UCOS-II在AT91SAM7S64上的移植,并建立了加法程序驗證了移植的成功
標簽： UCOS-II SAM7 SAM S64
上傳時間： 2014-01-16
上傳用戶：gdgzhym
UCos-II核代碼及系統移植后的程序,在S3C440上運行.
標簽： UCos-II S3C440 代碼
上傳時間： 2014-01-19
上傳用戶：葉山豪
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
altera Quartus II FSM使用 可設定時間波形，手動調整波形頻率。 (含電路)
標簽： Quartus altera FSM II
上傳時間： 2016-02-13
上傳用戶：kbnswdifs
本程序是按時間抽選的基-2FFT算法，輸入倒位序，輸出順序
標簽： FFT 程序 算法
上傳時間： 2013-11-25
上傳用戶：fandeshun
蟲蟲下載站版權所有 京ICP備2021023401號-1
