將Verilog設計轉成VHDL設計的程式
資源簡介:將Verilog設計轉成VHDL設計的程式
上傳時間: 2016-01-18
上傳用戶:lifangyuan12
資源簡介:將VHDL設計轉換成Verilog設計的程式
上傳時間: 2016-01-18
上傳用戶:wkchong
資源簡介:編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree),語法樹(syntax tree) 合成Synthesis: 產生目標碼
上傳時間: 2016-12-01
上傳用戶:dengzb84
資源簡介:使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
上傳時間: 2015-09-21
上傳用戶:luke5347
資源簡介:JPEG的硬體設計採用的是VHDL設計,有源碼
上傳時間: 2016-01-18
上傳用戶:agent
資源簡介:這是一個修改Oreilly Java 網路程式設計範例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環境: 需有JRE的環境 path需有指到JAVA_HOME下bin/ 如環境設定OK,在windows直接點選執行即可 如在其他OS(unix-like) java -jar nsLookUp....
上傳時間: 2014-01-15
上傳用戶:1966640071
資源簡介:以C語言為基礎的傅立葉轉換程序設計,希望能幫助有興趣的同好。
上傳時間: 2013-12-20
上傳用戶:dragonhaixm
資源簡介:Matt Pietrek 著的《Windows 95 System Programming SECRETS》(中文譯名:《Windows 95 系統程式設計大奧秘》)中的第8章,專門介紹WINDOWS的PE文件格式,非常有價值,這個是由這章單獨整理出來的。
上傳時間: 2015-03-17
上傳用戶:日光微瀾
資源簡介:Flash8程式設計電子書, 讓你輕輕鬆鬆的進入flash8的程式設計世界,
上傳時間: 2014-01-25
上傳用戶:CSUSheep
資源簡介:如果車不動,請設計算法:按馬走日的方法但又不能被車吃掉,用回溯法設計馬的走法,並打印出路程.可以做為軟體設計的參考
上傳時間: 2014-01-06
上傳用戶:exxxds
資源簡介:本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證
上傳時間: 2013-11-28
上傳用戶:tedo811
資源簡介:用來設定中斷TIMER0把計算出來的秒數輸出
上傳時間: 2015-11-08
上傳用戶:ddddddos
資源簡介:TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.
上傳時間: 2014-01-21
上傳用戶:lijinchuan
資源簡介:這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的
上傳時間: 2016-01-14
上傳用戶:BIBI
資源簡介:TFT設計原理應用設計
上傳時間: 2014-01-13
上傳用戶:c12228
資源簡介:包含了四位計數器等基本數字模塊的的Verilog HDL程序代碼,該功能實現,可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合
上傳時間: 2013-12-19
上傳用戶:hopy
資源簡介:想要設計出理想的程式 這是一本絕對不可錯過的書
上傳時間: 2014-01-25
上傳用戶:LouieWu
資源簡介:JoelOnSoftware非常有名的程式設計書籍
上傳時間: 2013-11-25
上傳用戶:ikemada
資源簡介:教導大眾使用UML進行C語言的程式設計的一本電子書
上傳時間: 2014-02-19
上傳用戶:zhangliming420
資源簡介:S3C6410 線路設計時一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發出的板子不能動.
上傳時間: 2017-05-01
上傳用戶:lacsx
資源簡介:德州儀器新款dsp TMS320F28335 看門狗程式設計,簡易重置看門狗計數功能,方便使用者開發程式!
上傳時間: 2013-12-20
上傳用戶:woshini123456
資源簡介:這個程序使用HID類API讀取USB設備資料﹐只列舉出所有HID設備﹐對于非HID類的設備不起作用
上傳時間: 2014-08-26
上傳用戶:趙云興
資源簡介:實用鬧鐘的Verilog代碼。不是VHDL的!經過ldv驗證
上傳時間: 2014-01-11
上傳用戶:小儒尼尼奧
資源簡介:將16進制文件轉換成RAM可讀的文件,Verilog語言編寫
上傳時間: 2013-12-02
上傳用戶:王者A
資源簡介:一個可載入圖型編輯文字程式 可繪圖輸入文字等...功能,轉成2進製圖片
上傳時間: 2013-12-18
上傳用戶:epson850
資源簡介:把檔案轉成2進制與ascii碼 並顯示檔案容量
上傳時間: 2015-11-25
上傳用戶:moerwang
資源簡介:在硬體上將十進制轉二進制,不需要使用加法器的運算方式,大大減少運算的時間。
上傳時間: 2013-12-19
上傳用戶:變形金剛
資源簡介:mult_para_recurs_8x8_2sC Verilog hdl代碼寫成的
上傳時間: 2013-12-19
上傳用戶:13160677563
資源簡介:SPI串口的內核實現(分別使用Verilog和VHDL語言描述的)
上傳時間: 2014-01-24
上傳用戶:sssl
資源簡介:用VHDL語言編寫的8*8點陣顯示“北京08”的程序。可以用FPGA實現。可將程序當中的“北京08”改成別的漢字顯示。
上傳時間: 2014-01-24
上傳用戶:a3318966