信號處理FPGA實現參考,IEEE transaction 的一篇文章。主要針對信號處理中加窗、FFT、VSLI快速實現中誤差地等問題。
標簽： transaction FPGA IEEE 信號處理
上傳時間： 2013-08-12
上傳用戶：奇奇奔奔
一份對于初學都很有用的FPGA教程,PDF格式的.
標簽： FPGA 教程
上傳時間： 2013-08-13
上傳用戶：jennyzai
用FPGA器件實現UART核心功能的一種方法.doc
標簽： FPGA UART 器件 核心
上傳時間： 2013-08-14
上傳用戶：1583060504
遠立科技的一份FPGA工程師培訓文檔，有些內容講點比較深入，值得學習。希望能對初學者一些提示之類的吧
標簽： FPGA 工程師 文檔
上傳用戶：lijinchuan
FFT算法的一種基于FPGA器件的實現，供FPGA—DSP方向人員參考
標簽： FPGA FFT 算法 器件
上傳時間： 2013-08-15
上傳用戶：sardinescn
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
是基于FPGA高速設計指導的一篇文章，很好的！
標簽： FPGA 高速設計
上傳用戶：yuyizhixia
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳用戶：467368609
6713emiftofpgatopci,這個是完整的一套從6713的emif到fpga的雙口ram，然后主機通過9054到雙口ram，交換數據完成
標簽： 6713 emif fpga ram
上傳時間： 2013-08-18
上傳用戶：13215175592
針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層（PHY）芯片來實現網絡接入\r\n
標簽： FPGA 嵌入式系統 以太網控制器 底層
上傳用戶：青春給了作業95
蟲蟲下載站版權所有 京ICP備2021023401號-1
