CPLD數(shù)字電路設(shè)計硬件描述語言一例+一本經(jīng)典教材，入門專用
標(biāo)簽： CPLD 數(shù)字 電路設(shè)計 硬件描述語言
上傳時間： 2013-09-04
上傳用戶：as275944189
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實際項目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
這是一款USB接口ISP1582器件實現(xiàn)DMA傳輸?shù)妮o助電路的硬件設(shè)計源代碼
標(biāo)簽： 1582 USB ISP DMA
上傳時間： 2013-09-05
上傳用戶：1142895891
一段cpld的控制程序，可以進(jìn)行傳并轉(zhuǎn)換，讀寫接口，每秒64k
標(biāo)簽： cpld 控制 程序
上傳用戶：mnacyf
以verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語言 編寫
上傳用戶：wyiman
使用8031單片機(jī)加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.
標(biāo)簽： FPGA 8031 單片機(jī) 源代碼
上傳時間： 2013-09-06
上傳用戶：瓦力瓦力hong
一種基于TMS320C6416和FPGA的實時雷達(dá)信號模擬器設(shè)計
標(biāo)簽： C6416 320C 6416 FPGA
上傳用戶：d815185728
viterbi譯碼器的一種fpga實現(xiàn).是一個cs252\r\n的project的result\r\n供大家研究用
標(biāo)簽： viterbi fpga 譯碼器
上傳用戶：dsgkjgkjg
用maxplus2實現(xiàn)的一種通用邏輯模塊，背景是一個基于dsp的嵌入式開發(fā)板，上面的邏輯模塊全用cpld實現(xiàn)。此模塊可以供以后的嵌入式開發(fā)作參考。
標(biāo)簽： maxplus2 邏輯 模塊
上傳用戶：懶龍1988
高質(zhì)量C_C編程指南一本網(wǎng)絡(luò)上流行的書籍
標(biāo)簽： C_C 高質(zhì)量 編程指南 書籍
上傳時間： 2013-09-09
上傳用戶：vmznxbc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
