工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標(biāo)簽： vhdl 工程 分頻 代碼
上傳時間： 2013-08-10
上傳用戶：sxdtlqqjl
一本介紹FPGA的教材,取自超星圖書館,又轉(zhuǎn)換成pdf格式
標(biāo)簽： FPGA 教材
上傳用戶：半熟1994
設(shè)計了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測量儀
標(biāo)簽： 可編程邏輯器件 低頻 數(shù)字 相位測量儀
上傳時間： 2013-08-11
上傳用戶：a155166
信號處理FPGA實現(xiàn)參考,IEEE transaction 的一篇文章。主要針對信號處理中加窗、FFT、VSLI快速實現(xiàn)中誤差地等問題。
標(biāo)簽： transaction FPGA IEEE 信號處理
上傳時間： 2013-08-12
上傳用戶：奇奇奔奔
一份對于初學(xué)都很有用的FPGA教程,PDF格式的.
標(biāo)簽： FPGA 教程
上傳時間： 2013-08-13
上傳用戶：jennyzai
用FPGA器件實現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時間： 2013-08-14
上傳用戶：1583060504
遠立科技的一份FPGA工程師培訓(xùn)文檔，有些內(nèi)容講點比較深入，值得學(xué)習(xí)。希望能對初學(xué)者一些提示之類的吧
標(biāo)簽： FPGA 工程師 文檔
上傳用戶：lijinchuan
FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考
標(biāo)簽： FPGA FFT 算法 器件
上傳時間： 2013-08-15
上傳用戶：sardinescn
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應(yīng)用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標(biāo)簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
是基于FPGA高速設(shè)計指導(dǎo)的一篇文章，很好的！
標(biāo)簽： FPGA 高速設(shè)計
上傳用戶：yuyizhixia
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="qy42w"></rt>
