一篇介紹基于FPGA的UART電路的設計的文章。
標簽： FPGA UART 電路
上傳時間： 2013-12-14
上傳用戶：蟲蟲蟲蟲蟲蟲
單片機硬件系統設計原則一個單片機應用系統的硬件電路設計包含兩部分內容：一是系統擴展，即單片機內部的功能單元，如ROM、RAM、I/O、定時器/計數器、中斷系統等不能滿足應用系統的要求時，必須在片外進行擴展，選擇適當的芯片，設計相應的電路。二是系統的配置，即按照系統功能要求配置外圍設備，如鍵盤、顯示器、打印機、A/D、D/A轉換器等，要設計合適的接口電路。
標簽： 單片機 分 硬件系統 應用系統
上傳時間： 2015-08-31
上傳用戶：zhouchang199
使用四階龍澤庫塔法進行蔡氏電路仿真matlab程序
標簽： matlab 蔡氏電路 仿真 程序
上傳時間： 2013-12-24
上傳用戶：鳳臨西北
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
標簽： verilog 2MHz DIN CLK
上傳時間： 2013-12-02
上傳用戶：wang0123456789
數字電路教程 一、研究對象及應用領域 二、器件發展概況 三、模擬、數字電子電路的異同 四、課程要求 五、本學期教學進度 六、參考書籍
標簽： 數字電路 教程 對象 器件
上傳時間： 2015-09-29
上傳用戶：ccclll
基于AT89C2051單片機的一種復合開關的設計,電路原理,軟件流程,調試要點
標簽： C2051 2051 89C AT
上傳時間： 2014-01-06
上傳用戶：frank1234
一種可以代替編程器的下載線的電路圖,電路簡單,用的元器件少,可以直接連到實驗板下載程序
標簽： 編程器 下載線 下載程序 電路圖
上傳時間： 2015-10-07
上傳用戶：zhaoq123
3Dmax 原創教程合集.其中包含了大量的實例,3Dmax各個方面的基礎以及進階教程.不是吹牛,很難找到比這個更全面的3Dmax教程了.讓你一本書就可以成為高手
標簽： 3Dmax Dmax 教程 方面
上傳時間： 2015-10-09
上傳用戶：410805624
用8255新片連接輸入輸出電路,輸入設備是一組(8)個開關，輸出是一組(8個)LED燈,寫程序,在搬動開關時,使LED燈按某種規則變化(自己定義)
標簽： 8255 連接 輸入輸出電路 輸入設備
上傳時間： 2015-10-12
用數值計算方法研究三階鎖相環的非線性性能及其改善途徑.建立具有正弦鑒相特性的三階鎖相 環的動態非線性微分方程 ,通過編制數值解程序 ,求出不同條件下的相軌跡和時間響應圖 ,分析了電路參數和初 始條件對三階鎖相環非線性性能的影響 ,并提出改善非線性性能的途徑.
標簽： 非線性 數值計算 性能 動態
上傳時間： 2014-01-08
上傳用戶：banyou
蟲蟲下載站版權所有 京ICP備2021023401號-1
