IC卡操作軟件:AT88SCl604芯片的操作模式有五種。它們是通過配PGM、RST、CLK等引腳信號及內部地址計數器(IAC)的狀態組合來實現。 (1) 芯片復位操作： AT88SCl604有兩種復位方式:上電復位和控制復位。 上電復位： 上電復位是當芯片加電時的最初狀態。上電復位屬于芯片 內部復位。它將使芯片內部所有的隱含標志復位到"0"狀態。并使地址計數器復位到0位。 控制復位： 當CLK為低時，在RST腳上的一個下降沿將便芯片產生復位操作。 控制復位是將地址計數器復位到0位，而不影響任何內部標志的狀態。
標簽： 604 SCl AT 88
上傳時間： 2015-03-27
上傳用戶：我們的船長
大唐電信卡讀寫程序,兼容4406和4436,DTTC28卡,RST CLK SDA
標簽： 4406 4436 DTTC CLK
上傳用戶：hfmm633
51單片機系統中運用電腦上的大鍵盤！ Keyboard接線 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中斷，觸發方式為低電平 AT89x51使用12M Modified by Shen Peng! Postgraduate of 2003, 7 Department Harbin Engineering University
標簽： Keyboard DATA 3.4 3.3
上傳時間： 2013-12-19
上傳用戶：宋桃子
通用寄存器的部分代碼 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(CLK,sm,sb:IN bit mr,my,mg,br,by,bg:OUT bit ) END traffic
標簽： IEEE STD_LOGIC LIBRARY traffic
上傳時間： 2014-01-14
上傳用戶：水口鴻勝電器
//led.v /*------------------------------------- LED顯示模塊：led(CLK,AF,ADDR,DATA) 功能： 顯示 注意事項： 8位LED 參數： CLK:掃妙時鐘輸入，推薦1kHz AF:數碼管輸出，a～h ADDR:數碼管選擇位數出，0~2 DATA:顯示數據輸入0~9999 9999 編寫人： 黃道斌 編寫日期： 2006/07/13 -------------------------------------*/
標簽： led ADDR DATA LED
上傳時間： 2015-06-24
上傳用戶：duoshen1989
電話計費器程序/*信號定義： CLK： 時鐘信號，本例中其頻率值為1Hz； decide： 電話局反饋回來的信號，代表話務種類，“01”表示市話，“10”表示 長話，“11”表示特話； dispmoney： 用來顯示卡內余額，其單位為角，這里假定能顯示的最大數額為50 元 （500 角）； disptime： 顯示本次通話的時長； write,read： 當write 信號下降沿到來時寫卡，當話卡插入，read 信號變高時讀卡； warn： 余額過少時的告警信號。本例中，當打市話時，余額少于3 角，打長 話時，余額少于6 角，即會產生告警信號； cut： 當告警時間過長時自動切斷通話信號。 */
標簽： CLK 電話計費器 信號 定義
上傳時間： 2014-01-15
上傳用戶：hewenzhi
VHDL源代碼.設計一個帶有異步清0功能的十進制計數器。計數器時鐘CLK上升沿有效，清零端為clrn,進位輸出為co。
標簽： VHDL CLK 源代碼 十進制計數器
上傳時間： 2014-11-21
上傳用戶：xc216
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
標簽： verilog 2MHz DIN CLK
上傳時間： 2013-12-02
上傳用戶：wang0123456789
程序名： 93系列EEPROM讀寫 電路介紹：由P3.6=DIO,P3.7=CLK,P3.4=CS(與SADD鍵公用) 93c46的DI/DO連接到一起組成DIO 功能操作：按S3加數，按S1將_93add指定地址數據讀出、顯示，按S2將指定數據寫入
標簽： DIO EEPROM 93c46 SADD
上傳時間： 2013-12-22
上傳用戶：koulian
msp430f169 CLK操作 430單片機有豐富的外圍模塊其中時鐘可以有多種選擇可以令單片機能在各種速度下運行
標簽： 430 430f f169 msp
上傳時間： 2013-12-31
上傳用戶：frank1234
蟲蟲下載站版權所有 京ICP備2021023401號-1
